一個處理器系統可能使用多條總線來連接設備。高速設備可以連到高速總線上，而低速設備連到低速總線上，通過一個被稱為橋的邏輯電路使得總線可以互連。

使用這樣的總線配置主要考慮到以下幾個原因：

(1) 高速總線通常提供較寬的數據連接。

(2) 高速總線通常要更昂貴的電路和連接器，可以通過使用較慢的、比較便宜的總線來降低低速設備成本。

(3) 橋允許總線獨立操作，因此可以在I/O操作中提供并行性。

在高速總線和低速總線之間的總線橋是高速總線的受控器，是低速總線的主控器。橋從高速總線上獲取指令并將其傳到低速總線，將結果從低速總線傳到高速總線上。

嵌入式最常用的有四大總線有I2C總線、SPI總線、CAN總線、USB總線。

I2C總線

IIC總線，是INTER-IC串行總線的縮寫。INTER-IC原文大意是用于相互作用的集成電路，這種集成電路主要由雙向串行時鐘線SCL和雙向串行數據線SDA兩條線路組成，由荷蘭菲利浦公司于80年代研制開發成功。

IIC總線在傳送數據時其速率可達100kbps，最高速率時可達400kbps，總線上允許連接的設備數主要決定于總線上的電容量，一般設定為 400pF以下。I2C總線主要在微處理器的控制之下，因此通常稱微處理器是I2C總線的主機。習慣上總稱受控設備及功能電路為I2C總線的從機。這種主 機與從機之間的連接通常是在總線的輸出端，而輸出端的電路結構為IIC總線的從機。這種主機與從機之間的連接通常是在總線的輸出端，而輸出端的電路結構又 總是開漏輸出或集電極開路輸出。 通常數據傳送要由主機發出啟動信號和時鐘信號，向所控從機發出一個地址、一個讀寫位和一個應答位，其中地址位為7位數據，在實際控制中，一般一次只能傳送 一個8位數據，并以一個停止位結束。

在實際應用中，往往被傳送的數據位數會超過8位，也就是說總會有多字節傳送，這時必須在傳送數據地址結束后再傳送一個副地址。因此，被傳送的字節沒有限制，但每一個字節后面必須有一位應答位。應答位通常被設定在低電平，當應答位處于高電平時，指示被傳送的數據已結束。

在I2C總線的控制系統中，有時從機也可以是多臺微處理器，在多臺微機同時工作時，它們對總線的控制也由相似于時鐘的同步方式進行仲裁，也就是說時鐘的同 步與仲裁過程是同時進行的，不存在因是主機而有優先權次序。不同速度的從機可以接在同一I2C總線上完成相互間數據的傳送。高速方式芯片和普通芯片可以混 合于同一I2C總線上。

I2C總線的特點與特性

I2C總線與傳統的PWM調寬脈沖相比較，其最大的特點是串行數據線和時鐘線都是雙向傳輸線。I2C總線在實際電路的應用中，兩根線各自通過一個上拉電阻 連接到電源電壓的正極端，當總線空閑時，數據線SDA和時鐘線SCL必須保持高電平，同時各接口電路的輸出又必須是開路漏極或開路集電極，因此I2C總線 的最大特性是在地址信息傳輸過程中，即可以是主控器也可以是被控器，或既可以是發射器又可以是接收器，從而為掛在總線上的各集成電路或功能模塊完成各自的 功能提供了極大方便。

總線具有十分靈活的運用性，并且還具有多重主控的能力，如多個作為主控器去控制占用總線的電路，都可以根據在I2C總線上進行數據傳送的工作狀態，被分為 主控發送器、主控接收器、被控發射器、被控接收器。在多重主控能力中，由于總線的仲裁過程，I2C總線的時鐘信號將是各試力占用總線的各主控器的時鐘信號 的同步組合。所謂仲裁是在多個主控器試圖同時控制總線時一個裁決過程，它只允許其中的一個主控器繼續占用總線，并保證在整個過程中總線上的數據不會被丟失 或出錯誤；所謂同步是將兩個或多個器件的時鐘信號進行處理。

SPI總線

SPI接口的全稱是"Serial Peripheral Interface"，意為串行外圍接口，是Motorola首先在其MC68HCXX系列處理器上定義的。SPI接口主要應用在 EEPROM，FLASH，實時時鐘，AD轉換器，還有數字信號處理器和數字信號解碼器之間。