3 片上嵌入式Nios Ⅱ軟核六處理器系統實例

片上嵌入式Nios Ⅱ六處理器硬件系統結構示意圖如圖1所示。

3.1 硬件系統結構

由六個Nios Ⅱ處理器、硬件互斥核、片上存儲器、JTAG UART、定時器、FLASH 控制器、FLASH 存儲器、System ID、Avalon Switch Fabric總線組成系統硬件的基本結構。該系統采用層次結構，其中第六個Nios Ⅱ處理器、片上存儲器、JTAG UART、System ID、定時器、FLASH 控制和存儲器處在結構的頂層。處在底層的5 個子系統共享存儲器資源，每個子系統包含一個NiosⅡ處理器、JTAG UART、定時器和硬件互斥核，用Ava-lon-MM、Pipeline Bridges將邏輯相鄰的子系統處理器和互斥核之間連接成一個環，連接子系統與系統頂層組件之間的通信通道。

3.2 Nios Ⅱ處理器選擇和參數設置

Nios Ⅱ處理器有快速型、標準型和經濟型三種類型[3],快速型配置性能最高，經濟型配置占用片內資源最少，標準型配置的性能和占用片上資源介于快速型和經濟型之間。根據實際應用需要對系統性價比及功耗的要求，合理選擇和配置Nios Ⅱ處理器。

多處理器系統中對每一個處理器都要進行正確的設置，否則即使創建的硬件系統已通過編譯并生成，也會造成多處理器系統不能正常運行的問題。如果多個處理器使用片上存儲器為共享程序存儲器，則必須正確設計異常地址。如果使用CFI FLASH存儲器區域作為多個處理器的引導區，則必須要正確設計復位地址。使用不同類型的存儲器要正確的進行設置。

3.3 共享程序存儲器

為了降低成本、功耗，簡化多處理器系統結構，實例中利用FPGA的芯片資源共享程序存儲器，六個Nios Ⅱ處理器的運行軟件共同使用片上存儲器，每個處理器的軟件位于片上存儲器所屬特有的存儲器區域。如果六個處理器的軟件在片上存儲器運行，假設每個處理器的軟件需要有8 KB的內存空間用于程序代碼和數據。這樣第一個處理器使用片上存儲器0×0~0x1FFF之間的作為其程序空間，第二個處理器使用片上存儲器0×2000~0x3FFF 之間的區域，第三個處理器使用片上存儲器0×4000~0x5FFF之間的區域;其他各個處理器所需的存儲器區域采用同樣的方法對片上存儲器進行分區。

Nios Ⅱ SBT 提供了一個簡單的存儲器分區模式，允許多個處理器的軟件運行于同一存儲器的不同區域，確保位于存儲器中的主要代碼段的鏈接和固定地址。

圖2所示六個處理器在片上儲存器的分區及代碼段的鏈接。