意法半導體公司推出一系列慣性傳感器，極具誘惑力的價格配合卓越的產品性能，讓意法半導體迅速擴大了在消費電子MEMS傳感器市場的份額。公司在MEMS技術特性上實現了兩全其美：更小尺寸、更低價格、更高性能、更多功能(技術推動)與更具創新力的設計方法(設計推動的創新) ，使最終的MEMS器件更適合消費電子市場的需求[1]。

這個戰略已經取得巨大成功，意法半導體因此而迅速崛起，成為世界最大的MEMS器件制造商。目前意法半導體的MEMS產品被世界知名的消費電子產品選用，如任天堂的Wii游戲機、蘋果的iPhone手機和iTouch播放器以及其它產品[2]。例如，任天堂的Wii游戲機的遙控器“魔棒”(圖1a)使用意法半導體的慣性傳感器檢測玩家的動作，如打網球、高爾夫球或其它游戲，使玩家能夠沉浸在游戲之中并參與屏幕上的人物運動。這個功能促使先進的計算機游戲取得巨大飛躍，從純粹的被動活動轉化為令人興奮的主動的游戲參與者。同樣地，蘋果的iPhone采用意法半導體的MEMS傳感器檢測手持通信設備相對于用戶視野的方向，然后相應地調整屏幕的顯示方向（橫向或縱向），從而為用戶提供更多的使用靈活性和功能 (圖1b)。

?
(a)?
?(b)?

圖 1:這兩張圖片中的產品采用意法半導體的慣性傳感器技術，在消費電子產品中為客戶提供全新的功能。

意法半導體的MEMS慣性傳感器基于意法半導體的微致動器和加速計的厚外延層制程(THELMA)，如圖2 [3]所示。THELMA是一個非集成化的MEMS制造程，比多晶硅表面微加工制程略復雜，但是擁有獨特的優點，準許實現較厚的結構，這對電容式慣性傳感器極其有用。雖然THELMA制程用于實現電容式慣性傳感器，但是這項技術非常靈活，還可以用于制造加速計、陀螺儀和其它的MEMS器件。

這個制程的第一個步驟是在晶圓上生成一層2.5μm厚的熱二氧化硅(圖2a)。第二步是用LPCVD沉積一個多晶硅層(多晶硅層1)。在這個多晶硅層上做版圖然后蝕刻，制成埋入式電連接結構，用于傳感器向外部傳遞電位和電容信號(圖2b)。根據器件的設計，這個多晶硅層還可用于制造薄多晶硅微加工器件的結構層。然后，用PECVD沉積一層1.6μm厚的二氧化硅層。這個PEVCD氧化層與2.5μm厚的熱二氧化硅構成一個4.1μm厚的復合氧化層，用作THELMA制程中的犧牲層。然后，在PECVD沉積氧化物層上做版圖和蝕刻，用作厚多晶硅器件的錨定區，稍后制成錨定組件(圖 2c)。下一步，用外延沉積法沉積一層厚多晶硅 (圖2d)。這個層的厚度可以根據器件設計做相應的調整，厚度范圍是15μm到50μm。通過沉積、版圖和蝕刻工藝，制作一個連接傳感器的金屬導電層(圖2e)。隨后，用深反應離子蝕刻方法(DRIE)在厚多晶硅層上做圖和蝕刻，一直到底部的氧化層(圖2f)。DRIE方法準許在厚多晶硅層上制作縱橫比很大的結構。最后用氫氟酸蒸汽去除犧牲層，釋放多晶硅結構層(圖2f)。

意法半導體率先投入量產的低成本封裝方法是意法半導體慣性傳感器的主要特色之一。如前文所述，MEMS器件的封裝很可能是產品制程中最昂貴的環節。意法半導體的封裝方法是使用一個玻璃粉低溫晶圓級鍵合工藝，把慣性傳感器封閉在兩顆晶圓之間的密閉空腔內，然后再使用一個格柵陣列(LGA)封裝平臺技術封裝芯片，意法半導體率先將這項封裝技術用于最后的器件封裝。在這個過程中，可以把單個的傳感器裸片放在半導體裸片的旁邊（并列結構）或把傳感器裸片和半導體裸片相互堆疊放置（堆疊封裝），如圖3所。

在堆疊結構中，先用膠合膜將傳感器裸片焊到一個表面積很大的基片上(圖4)。半導體裸片和MEMS裸片堆疊放置可使封裝變得很小(圖5)。使用絲焊方法連接兩顆裸片的電觸點，然后，再用注塑封裝技術封裝裸片。這種封裝方法可以在大面積的基片完成，因此成本相對較便宜。封裝應力特別是粘接和注塑過程產生的應力曾經是這項封裝技術的一大挑戰，意法半導體成功地解決了這個難題。圖6描述了意法半導體的超緊湊型線性加速計封裝的進化歷程，線性加速計廣泛用于消費電子產品。

圖 2:意法半導體用于制造慣性傳感器的THELMA制程工藝

?

圖 3:意法半導體的兩種慣性傳感器封裝結構:(左) 并列封裝；(右)芯片堆疊封裝

圖 4:意法半導體的的低成本薄型MEMS慣性傳感器封裝。

圖 5:在采用注塑封裝方法前利用絲焊方法把半導體芯片與下面的MEMS傳感器裸片連接在一起的堆疊結構的SEM圖像。

圖 6:意法半導體慣性傳感器封裝的進化歷程圖

參考文獻

[1]?????? B. Vigna, “MEMS Epiphany,” MEMS 2009 Conference, Sorrento Italy, January26, 2009.

[2]?????? Source, iSuppli Corporation, See:

[3]?????? B. De Masi and S. Zerbini, “Process builds more sensitive structures,” EE Times,November 22,2004.