這財富時鐘源可以選擇和通過后的定標器，預定標器，和兩個主要的PLL來產生所需的裝置的各種子部分的頻率進一步劃分。由16塊固定鴻溝和可選擇的FRC 后scale分頻器（由FRCDIV輸入控制）創建CPU和外設（SYSCLK）主時鐘。外設時鐘可以通過附加的后分頻器被進一步劃分為優化外設時鐘速度，最大限度地減少在這些函數生成的動態電流。許多在圖2所示的時鐘選項可以通過配置寄存器來控制或根據所需由編程的性能水平被自動選擇。現代的MCU更容易操作，甚至通過簡單的應用程序接口（API）調用，簡化和減少潛在沖突配置這些塊時“的手。”你看這些API的MCU廠商的文獻，軟件是最復雜的時鐘管理器工具 - 根據配置向導，代碼示例和參考設計，以簡化設計過程。

　　閃存的性能和時鐘頻率

　　在選擇的MCU時經常被忽視的一個領域是代碼閃速存儲器的性能。一些MCU都有快速CPU周期時間，但這些快速的操作速度可以通過代碼或存儲在閃速存儲器中的數據的訪問時間的限制。例如，在愛特梅爾AT32UC MCU閃光周期時間與工作頻率，如下面的圖3。當在33兆赫和由此所讀訪問時間只需要一個周期的閃光等待狀態（FWS）的數目是零。在66兆赫工作頻率快速存儲器插入FWS，所以存取時間需要兩個周期。因此，你可能希望最后得到33 MHz的有效工作頻率，具有66 MHz的時鐘運行時也是如此。 MCU制造商已經開發出多種方法卻減輕了等待狀態插入，這樣你通常支付比全開銷要少得多。

　　圖3：閃存等待狀態愛特梅爾AVR MCU AT32UC。

　　以減輕閃存等待狀態是管道中的閃存接口，這是愛特梅爾AT32UC MCU所采？？取的辦法。這種流水線方式允許突發來自連續存儲位置讀取（通過代碼存儲器訪問到目前為止，絕大多數都是連續的，因為你通常只持續到下一個指令）不讀罰款。這導致只有15％在有效時間周期的平均開銷，不是完整的100％，否則你可能期望。以減輕慢速閃光訪問另一種常見的方法是使用本地存儲器緩存以便反復訪問可以使用已經獲取的數據，并且不要求完全讀較慢閃存塊。你應該總是仔細看看閃存存取和整體處理性能之間的相互作用在您的設計，以確定影響你的選擇的時鐘速度將對整體處理性能。

　　其中操作最省電的模式的MCU是剛剛關閉設備完全實現了零功耗。該MCU性能也有效零為好，所以這可能似乎不是一個非常有用的方法，如果你需要確保某些操作最小量總是發生。例如，你可能需要一個實時時鐘保持精確的時間記錄，甚至當設備處于關閉狀態。幸運的是，一些MCU可在電池備份模式下運行，這樣，如果所述裝置的其余部分斷電時簡單的操作可以繼續連。德州儀器（TI）提供了MSP430x5xx / 6xx系列MCU系列正是這樣的能力。如圖4所示，電池備份塊從輔助電源（VBAT）如果主電源（DVCC）失敗供給子系統。備份提供的子系統通常含有一個實時時鐘模塊（連同所需LF-晶體振蕩器）和一個備用RAM。塊的各種操作由寄存器位（與“BAK”前綴信號）控制，使得充電，選擇，和ADC操作可以由處理器全部進行管理。當一個RTC和備份SRAM是必需的，他們可以逃跑電池電壓和RTC甚至可以用來“打開”，MCU的周期性操作的其余部分。這樣可以節省電源的最高金額，并創造了一個非常節省空間的和高能效控制系統，完全關閉（在零頻率運行）的CPU散熱的同時非常少（幾乎為零）系統上電也許是極致的動力性能權衡。

　　圖4：德州儀器（TI）MSP430x5xx / 6xx系列單片機系列電池備份子系統。

　　關鍵要建立高效的設計中使用的MCU往往依賴于使功耗和性能之間的智能權衡。許多MCU提供幾個選項，可以限制在MCU時鐘速率，因此，其性能在MCU供電。管理時鐘，選擇合適的工作電壓電平，并了解電壓等級和閃光燈性能之間的關系都是至關重要的，以創造最節能的MCU設計成為可能。

?