在當(dāng)今日益復(fù)雜的互連世界里，現(xiàn)有應(yīng)用、不斷發(fā)展的應(yīng)用以及新興應(yīng)用都將為片上系統(tǒng) (SoC) 的性能要求造成影響。為滿足性能與成本目標(biāo)要求，功能不斷演進(jìn)，這為設(shè)計(jì)人員深入探索他們正在思索的多核解決方案架構(gòu)基礎(chǔ)創(chuàng)造了契機(jī)。在理想條件下，多核 SoC 架構(gòu)包含以下特性：
·???????? 支持多種類型的執(zhí)行引擎（內(nèi)核），包括數(shù)字信號(hào)處理器 (DSP)、矢量信號(hào)處理(VSP) 以及精簡(jiǎn)的指令集計(jì)算 (RISC)；
·???????? 提供全面的多核優(yōu)勢(shì)，將器件全部功能用于預(yù)期應(yīng)用實(shí)現(xiàn)業(yè)界領(lǐng)先的性能；
·???????? 使各種器件實(shí)現(xiàn)重復(fù)使用；
·???????? 引入軟件產(chǎn)業(yè)生態(tài)系統(tǒng)以減輕編程工作量，縮短開(kāi)發(fā)時(shí)間。
?
本文將介紹 SoC 所需的各種架構(gòu)元素，幫助用戶獲得理想的器件特性，實(shí)現(xiàn)媒體服務(wù)器與無(wú)線基帶基礎(chǔ)設(shè)施等高級(jí)通信基礎(chǔ)設(shè)施應(yīng)用。
?
多核、多層 SoC 架構(gòu)
SoC 的概念是指將越來(lái)越多的功能集成到給定器件中，使該器件能夠執(zhí)行目標(biāo)應(yīng)用所需的近乎全部或全部功能的一種基本方法。SoC 體現(xiàn)在硅芯片器件中，而整體解決方案則往往整合了大量的軟件。許多 SoC 設(shè)計(jì)將 DSP 內(nèi)核與 RISC 內(nèi)核配對(duì)來(lái)滿足特定應(yīng)用處理需求，比如媒體網(wǎng)關(guān)中的語(yǔ)音處理及轉(zhuǎn)碼，或者無(wú)線基礎(chǔ)設(shè)施中的無(wú)線電通道及傳輸網(wǎng)絡(luò)處理等。
?
過(guò)去，性能改善是通過(guò)工藝節(jié)點(diǎn)升級(jí)和提高時(shí)鐘頻率實(shí)現(xiàn)的。在當(dāng)前的小型幾何構(gòu)造工藝節(jié)點(diǎn)中，提高時(shí)鐘頻率和升級(jí)工藝節(jié)點(diǎn)在提高性能的同時(shí)也會(huì)導(dǎo)致成本上升，因而權(quán)衡分析更加復(fù)雜。
?
作為替代方法，可實(shí)施多重處理內(nèi)核，在較低時(shí)鐘頻率及較低功耗下，滿足所有系統(tǒng)參數(shù)要求的同時(shí)提供所需的高性能。這種方法已作為多核 SoC 嵌入式應(yīng)用的優(yōu)先選擇出現(xiàn)。此外，還可整合專用加速技術(shù)與協(xié)處理器進(jìn)一步提升性能，降低系統(tǒng)功率。在這種情況下，支持處理資源的并行訪問(wèn)非常重要，這樣可全面發(fā)揮器件優(yōu)勢(shì)。在芯片基礎(chǔ)設(shè)施中提供相關(guān)功能對(duì) SoC 架構(gòu)而言至關(guān)重要，這樣互連功能可全面發(fā)揮多核優(yōu)勢(shì)。對(duì)此最直接的方法是大型交叉點(diǎn)矩陣，但這種方法在功耗與成本上不占優(yōu)勢(shì)，因?yàn)樵谌魏螘r(shí)間點(diǎn)上都有一大部分矩陣，即使在沒(méi)有使用的情況下都需要供電。更高級(jí)的片上網(wǎng)絡(luò)方法，可為密切相關(guān)的處理元素提供本地功能，以及供這些本地化功能互連的共用主干網(wǎng)。
?
推動(dòng)摩爾定律發(fā)展
采用更高級(jí)工藝節(jié)點(diǎn)，一直是跟上摩爾定律發(fā)展的重要推動(dòng)力。升級(jí)到 40 納米 (nm) 工藝帶來(lái)了顯著的性能提升，升級(jí)到 28 nm 也是如此，但當(dāng)今應(yīng)用需求更高。今天，新工藝節(jié)點(diǎn)帶來(lái)的最大優(yōu)勢(shì)是，有可能將更多的應(yīng)用功能集成到單個(gè)器件中。因此，它是一項(xiàng)實(shí)現(xiàn) SoC 的關(guān)鍵使能器。利用這種集成潛力提高性能的最明顯也是最早的方法是，添加可編程內(nèi)核。多核器件可分為同質(zhì)與異質(zhì)兩類。同質(zhì)指所有處理內(nèi)核均相同，而異質(zhì)則指混有各種類型的內(nèi)核。實(shí)際上，幾乎所有的應(yīng)用都要求包括信號(hào)處理與控制代碼在內(nèi)的混合處理功能。DSP 內(nèi)核與 ARM? RISC 內(nèi)核是這種混合處理的理想選擇。德州儀器 (TI) 提供的最新 DSP 內(nèi)核不但可同時(shí)支持定浮點(diǎn)運(yùn)算，而且還可在高時(shí)鐘速率下執(zhí)行 VSP，從而可簡(jiǎn)化算法的開(kāi)發(fā)與部署。所提供的各種 ARM 內(nèi)核可幫助 SoC 提供商根據(jù)處理要求、功耗以及工藝節(jié)點(diǎn)優(yōu)化 RISC 內(nèi)核選擇。從架構(gòu)角度上講，支持同質(zhì)內(nèi)核實(shí)施很重要。同質(zhì)器件（所有的 ARM 或所有的 DSP）可通過(guò)異質(zhì)架構(gòu)創(chuàng)建，但反之如果不嚴(yán)重影響性能，則很難實(shí)現(xiàn)。圖 1 是 TI 最新 KeyStone 多核架構(gòu)的示意圖，這是異構(gòu)多核架構(gòu)的實(shí)例。 Multicore Navigator
圖 1：TI KeyStone 多核架構(gòu)
?
該架構(gòu)由采用同一方式封裝的多個(gè)功能元素構(gòu)成，可提高應(yīng)用靈活性與可擴(kuò)展性。
?
高度靈活的架構(gòu)經(jīng)過(guò)精心設(shè)計(jì)，可便捷地根據(jù)應(yīng)用要求添加或移除元素。無(wú)線基站與雷達(dá)陣列處理等應(yīng)用具有極其相似的處理與 I/O 需求，但具有極為不同的加速與協(xié)同處理需求。1 層 PHY 加速器對(duì)無(wú)線基站而言是必不可少的，但雷達(dá)陣列處理卻并不需要。雖然同一機(jī)構(gòu)既開(kāi)發(fā)雷達(dá)產(chǎn)品又開(kāi)發(fā)基站產(chǎn)品的可能性不大，不過(guò)他們?nèi)钥蓮?SoC 開(kāi)發(fā)商提供的低成本與大容量?jī)?yōu)勢(shì)中獲益。
?
在提供各種產(chǎn)品時(shí)，SoC 架構(gòu)的可擴(kuò)展性對(duì)添加或移除處理元素，滿足不斷變化的需求非常重要。今天，無(wú)線基站從小型蜂窩毫微微產(chǎn)品，到大型多蜂窩宏基站應(yīng)有盡有。同樣雷達(dá)制造商也需要既有小型產(chǎn)品，也有大型設(shè)備。
?