1 引 言

　　首先介紹了利用仿真工具進行電路功能仿真驗證的過程與方法，以及仿真方案的確定，并以82C52為例詳細闡述了仿真驗證中激勵文件的編寫和對82C52進行功能驗證的具體步驟。最后簡單介紹了82C52的功能及其中各種寄存器的作用以及對寄存器的編程。

　　2 驗證方案的確定

　　本次設計的驗證方案是根據單片機對外部串口電路的控制來實現的，驗證方案的基本框圖如圖1所示。

?

　　圖1 82C52測試平臺

　　3 仿真所要準備的文件

　　RTL(Pre sire)：testbench(仿真激勵)，Design(被仿真的設計)DC_ netlist：testbench(仿真激勵)，Design(被仿真的設計)，saf(延時信息，由DC寫出)，SimulatiONlibrary

　　Astro_ netlist(post sim)：testbench(仿真激勵)，Design(被仿真的設計)，Sdf(延時信息，由 寫出)，Simulation library

　　仿真的主要工具是VCS，主要命令是：>VC$testbeneh.v design.v—RI—M，同時還要進行代碼覆蓋率的分析。由于在最開始的時候寫的testbench覆蓋率一定不全，所以需要后來的不斷完善來提高代碼覆蓋率以達到設計要求。用VCS做代碼覆蓋率分析的主要命令是：在編譯時加入可選項一cmline+tsl+FSM+eond，這是四種覆蓋率，可以根據需要只選其中的一個或幾個;VCS—cm—PP gui察看覆蓋率的結果。

　　4 testbench的編寫

　　把82C52與8032以及一些外圍接口電路連接在一起組成一個簡單的系統，通過匯編程序來控制82C52以達到仿真的目的。所以testbeneh的編寫也主要是完成這個簡單系統的搭建，讀取事先編好的單片機匯編指令就可以了。

　　5 82C52功能描述

　　(1)復位

　　上電后，復位輸人為高，82C52在兩個Ix時鐘周期內進行初始化并進入空閑模式直到程序寫人。

　　復位輸人為高電平時，復位內部波特率發生電路的時鐘計數器和位計數器。BRSR不受影響(第7位除外);清零USR(TC和TBRE除外);清零MCR;全部的離散信號、內存單元和各種邏輯寄存器位都被清零和關閉。接著清除復位狀態(RST=0)，82C52仍然保持空閑模式直到程序寫人。

　　仿真時，首先驗證Reset的正確性：

　　Hardware Reset：上電后，82C52的Reset輸人端必須保證至少兩個時鐘周期的高電平來初始化82C52使它進人空閑模式。復位引起的操作有：

　　①復位內部波特率發生器的時鐘計數和位計數，將Band Rate Select Register(BRSR)的第七位復位為0。@USR中除了TC和TBRE兩位被置位其余位被清零，MCR被清零，其它相關的存儲器、寄存器等也都被清零或設為無效，但要注意復位不影響UCR。復位后空閑模式會一直保持直到對82C52編程改變它的這種模式。此種復位不影響BRSR、UCR。

　　Software Reset：首先讀出USR、RBR中的數據來清除殘余的數據和狀態，以免造成并發或重復控制，然后通過設置UCR、BRSR、MCR三個寄存器的值，使82C52恢復到空閑狀態。

　　(2)編程

　　編程前需要設置的寄存器有BRSR、MCR和UCR來初始化82C52，但要注意MCR要最后設置。

　　UCR：設置幀格式，DO位設置停止位的位數，當DO=0時，停止位是1位，當DO=1時，如果數據是8位的，停止位是1.5位，數據位是5 位，停止位是1位，數據位是6、7位，停止位是2位。D3、D2、D1位設置奇偶校驗位。D5、D4為設置數據位數，00=5bits，01=6bits，10：7bits，11=8bits。最高兩位為保留位設置為0。