2 系統軟件設計

　　單片機程序采用C語言，在Keil uV2環境下編譯，用WAVE6000L仿真器調試CPLD在MAXPLUSⅡ下開發，采用VHDL語言編程。

　　關于CPLD部分，相位測量儀和數字移相信號發生器采用ALTERA公司的EP1K30TC144-3FPGA芯片，原理圖已經在前面的分析中。關于單片機部分，程序流程圖如圖9所示。

　　圖9 程序流程圖

　　3 功能及指標測試

　　利用測試儀器：EE1641B1型函數信號發生器／計數器，直流穩壓電源GPS-3303C、60 MHz示波器TDS1002，高頻測試儀等對設計的信號發生器進行性能測試。正弦波的頻率范圍、步進、在50 Ω負載上的輸出電壓幅度，失真度測量如表1所示，頻率穩定度測量如表2所示，步進為10％的幅度調制測試如表3所示，調制信號為1 kHz的頻率調制測試如圖10所示，二進制PSK、ASK如圖11和圖12所示。

　　表1 正弦波實驗觀察結果

　　表2 正弦波頻率穩定度測試結果

　　表3 正弦波幅度調制測試結果

　　圖10 正弦波頻率調制測試結果

　　圖11 ASK信號測試圖

　　圖12 PSK信號測試圖

　　經過測試可以得到，本文設計的系統可達以下性能指標：

　　1）正弦波輸出頻率范圍 1 kHz～10 MHz。

　　2）具有頻率設置功能，頻率步進100 Hz。

　　3）輸出信號頻率穩定度優于10-4。

　　4）輸出電壓幅度在50 Ω負載電阻上的電壓峰-峰值Vopp≥1 V。

　　5）失真度用示波器觀察時無明顯失真。

　　綜合分析各項指標的測試結果發現，該設計頻率變化范圍大，信號穩定度高，失真度好，達到了性能良好的設計要求。

　　4 結論

　　以CPLD和單片機AT89S52為基礎，采用DDS技術實現的正弦信號發生器在保證輸出穩定的正弦波頻率情況下能夠實現頻率可調，失真度小，頻率步進小，精確度高等特點，產生的正弦信號源可以廣泛運用于教學或一般工業以及實驗場合，測試結果表明本文提出的正弦信號發生器的設計是有效的，易于工程實現且具有一定的實用性。