1 引言

　　為了精確地輸出正弦波、調幅波、調頻波、PSK及ASK等信號，并依據直接數字頻率合成(Direct Digital FrequencySvnthesizer，簡稱DDFS)技術及各種調制信號相關原理，設計了一種采用新型DDS器件產生正弦波信號和各種調制信號的設計方法。采用該方法設計的正弦信號發生器已廣泛用于工程領域，且具有系統結構簡單，界面友好等特點。

　　2 系統總體設計方案

?

　　圖1給出系統總體設計方框圖，它由單片機、現場可編程門陣列(FPGA)及其外圍的模擬部分組成。在FPGA的內部數字部分中，利用 FPGA內部的總線控制模塊實現與鍵盤掃描、液晶控制等人機交互模塊的通信，并在單片機與系統工作總控制模塊之間的交互通信中起橋梁作用。系統工作總控制可統一控制各個時序模塊;各時序模塊用于完成相應的控制功能。在模擬部分中，利用無源低通濾波器及放大電路，使AD9851型DDS模塊的輸出信號成為正弦波和FM調制信號;再利用調幅電路，使FPGA內部DDS模塊產生的信號與AD9851輸出的載波信號變為調幅信號，同時在基帶碼控制下通過 PSK/ASK調制電路得到PsK和ASK信號。最后，各路信號選擇通道后，經功率放大電路驅動50Ω負載。

　　3 理論分析與計算

　　3.1 調幅信號

　　調幅信號表達式為：

?

　　式中：ω0t，ωt分別為調制信號和載波信號的角頻率;MA為調制度。

　　令V(O)=Vocos(ω0t)，V(ω)=MAcos(ωt)，則V(t)=V(O)+V(O)V(ω)。故調幅信號可通過乘法器和加法器得到;通過改變調制信號V(ω)的幅值改變MA，V(ω)的范圍為0.1～l V，MA對應為10%~100%。

　　3.2 調頻信號

　　采用DDS調頻法產生調頻信號，具體實現方法：通過相位累加器和波形存儲器在FPGA內部構成一個DDS模塊，用于產生1 kHz的調制信號。其中，波形存儲器的數據即為調制信號的幅度值。將這些表示幅度值的數據直接與中心頻率對應的控制字相加，即可得到調頻信號的瞬時頻率控制字，再按調制信號的頻率切換這些頻率控制字，即可得到與DDS模塊輸出相對應的調頻信號。

　　3.3 PSK和ASK信號

　　ASK信號是振幅鍵控信號，可用一個多路復用器實現。當控制信號為1時，選擇載波信號輸出;當控制信號為0時，不選擇載波信號輸出;當控制信號由速率為10 Kb/s的數字脈沖序列給出時，可以產生ASK信號。PSK信號是移相鍵控信號，這里只產生二相移相鍵控，即BPSK信號。它的實現方法與ASK基本相同，只是在控制信號為0時，選擇與原載波信號倒相的輸出信號，該倒相信號可由增益倍數為l的反相放大電路實現。

　　4 主要功能電路設計

?

?

　　圖2給出調幅電路。它采用ADI公司的乘法器AD835實現。該器件內部自帶加法器，可直接構成調幅電路。圖3給出PSK/ASK電路。它主要由多路復用器和移相器構成。其中，移相器采用Maxim公司的高速運算放大器MAX477所構成的反相放大電路實現，多路復用器采用ADI公司的 AD7502。當兩條通道選擇控制線A1AO為ll時，輸出原信號;當A1A0為00時，輸出原信號的反相信號;當A1A0為01時，無信號輸出。這樣只要FPGA按固定速率通過Al和AO兩條控制線給出基帶序列信號，就能相應輸出PSK和ASK信號。

　　FPGA內部DDS調頻電路由分頻器、累加器、ROM和AD985l時序控制電路構成。分頻器用于得到20 kHz的信號，作為AD985l控制字的切換頻率;ROM中存儲了1 kHz的正弦波表，接收累加器給出的控制字切換信號，同時向AD985l時序控制模塊發送頻偏控制字;AD985l時序控制電路根據中心頻率并結合頻偏控制字向AD985l器件發送頻率控制字，以實現DDS調頻。

?

　　功率放大電路由ADI公司的高速運算放大器AD811和T1公司的緩沖器BUF634構成，如圖4所示。AD8ll采用同相放大器接法，將輸入信號放大到電壓峰峰值為6 V;后級緩沖電路用于提供足夠的輸出電流，使負載的輸出電壓峰值穩定在6 V。由于AD81l的輸出電流較大，所以在AD811與緩沖器之間串接了一只l kΩ的電阻用于限流。電路調試時發現.輸出高頻信號有衰減。經過分析獲知，主要原因在于后級緩沖器有8 pF的等效輸入電容(見圖4中虛線)，該電容影響電路的高頻響應。于是在AD811輸出與BUF634輸入之間接入了 一只330nF的補償電容，補償后的電路高頻響應效果良好。