與LCD控制器硬件相對(duì)應(yīng)的是3個(gè)模塊文件，分別是:LCD_interface.vhd，LCD_pixel_fifo.v以及LCD_controller_stream.v。其中LCD_controller_stream.v是頂層模塊，其內(nèi)部也包含了Avalon Streaming Port接口時(shí)序部分，LCD_pixel_fifo.v可通過QuartusII中的宏模塊直接生成。當(dāng)生成了上述3個(gè)文件后，可選擇SOPC Builder中的System->Add Interface to User Logic命令打開Interface to User Logic對(duì)話框，選擇總線類型為Avalon Memory Slave，因?yàn)楣ぷ饔诹髂Ｊ降腖CD控制器可看成一個(gè)存儲(chǔ)器(FIFO類型)，可通過添加DMA控制器來實(shí)現(xiàn)存儲(chǔ)器(FIFO)到存儲(chǔ)器(SDRAM)的DMA設(shè)置。下面給出LCD接口部分程序。

　　ENTITY LCD_interface IS

　　PORT(

　　reset :IN std_logic;

　　lcd_clk :IN std_logic;

　　Wrdata :IN std_logic_vector(17 downto 0);

　　hsync :OUT std_logic;

　　vsync :OUT std_logic;

　　enable :OUT std_logic;

　　lcd_R/L :OUT std_logic;

　　lcd_U/D :OUT std_logic;

　　sel_VGA_QVGA :OUT std_logic;

　　RGB :OUT std_logic_vector(17 downto 0);

　　end_of_picture :OUT std_logic);

　　END LCD_interface;

　　ARCHITECTURE trans OF LCD_interface IS

　　process(lcd_clk) begin

　　if(rising_edge(lcd_clk)) then

　　if(hcnt<400) then

　　hcnt<=hcnt+1;

　　else

　　hcnt<=(others=>0);

　　end if;

　　end if;

　　end process;--行計(jì)數(shù)器模塊

　　process(lcd_clk) begin

　　if(rising_edge(lcd_clk)) then

　　if(hcnt=320) then

　　if(vcnt<262) then

　　vcnt<= vcnt+1;

　　else

　　vcnt<=(others=>0);

　　end if;

　　end if;

　　end if;

　　end process;--場(chǎng)計(jì)數(shù)器模塊

　　process(lcd_clk) begin

　　if(rising_edge(lcd_clk)) then

　　if((hcnt>= 320+20+20 ) and (hcnt<320+20+20+40)) then

　　hs<=0;

　　else

　　hs<=1;

　　end if;

　　end if;

　　end process;--產(chǎn)生水平同步脈沖

　　process(vcnt)begin

　　if((vcnt>=240+6+6)and(vcnt<240+6+6+10)) then

　　VS<=0;

　　else

　　vs<=1;

　　end if;

　　end process;--產(chǎn)生場(chǎng)同步脈沖

　　process(lcd_clk) begin

　　if(rising_edge(lcd_clk)) then

　　if(hcnt<320 and vcnt<240)and(hcnt>20 and vcnt>6) then

　　en<=1;

　　else

　　en<=0;

　　end if;

　　end if;

　　end process;--產(chǎn)生顯示使能控制信號(hào)

　　process(led_clk)begin

　　if(rising_edge(lcd_clk))then

　　if(hcnt<320 and vcnt<240)then

　　RGB<=Wdata;

　　else

　　RGB<=(others=>0);

　　end if;

　　end if;

　　end process;--像素輸出及消隱

　　process(lcd_clk)begin

　　if(rising_edge(lcd_clk))then

　　if((vcnt=320+1)and(hcnt=0))then

　　end_of_picture<=1;

　　else

　　end_of_picture<=0;

　　end if;

　　end if;

　　end process;--一幀傳輸完畢

　　END ARCHITECTURE trans;