引言

　　CPCI規范是由PICMG制定的一種開放工業計算機標準，用于工業和嵌入式應用。CPCI系統背板和CPCI板卡采用標準的2mm高密度氣密性針孔連接器，提高了系統可靠性。CPCI可采用IEEE 1101.11后端輸出方式，使系統維護更加便捷。

　　CPCI板卡的尺寸分3U(100mm×160mm)和6U(160mm×233mm)兩種，3U系統只提供32位/64位的PCI系統總線，6U的系統除了提供32位/64位的PCI系統總線外，還通過連接器接口J3、J4、J5實現自定義總線，可用作高速數據通信或通用輸入/輸出線等，適用于數字化高速處理的模塊化設計應用。

　　本文利用TMS320C6416T內部集成的32位、33MHz PCI主/從接口，給出了6U的CPCI信號處理板卡設計方案，并對其軟件設計特別是DSP的二次引導程序做了說明。

　　硬件設計

　　CPCI板卡有J1~J5五個連接器接口，其中只有J1是必須有的，為32位PCI信號接口。J2為64位擴展PCI信號。對于主控板以外的CPCI板卡，J3、J4、J5可用作用戶自定義接口。本文所設計的CPCI板卡使用J1、J4、J5接口，主要由DSP、FPGA、SDRAM、FLASH等組成。板卡以TMS320C6416T為核心，通過高性能FPGA實現AD數據采集后的預處理，然后經64位寬的EMIFA總線傳入TMS320C6416T中進行數字信號處理，處理數據可通過32位PCI總線、光收發器或CPCI自定義總線傳輸至外部設備。CPCI的J1接口為32位、33M的PCI接口信號，與TMS320C6416T的PCI外設連接。DSP通過EMIFA的CE0存儲空間連接4片SDRAM芯片MT48LC32M16A2，擴展成64位寬度的128MB存儲器，CE1、CE2空間連接FPGA，通過J4、J5擴展。EMIFB的CE1空間通過FLASH芯片S29LV016D擴展2MB的FLASH，用于系統的自舉。系統框圖如圖1所示。

?

　　圖1 CPCI板卡框圖

　　處理板通過高速16位ADC芯片LTC2206實現模數轉換，然后將數據傳輸到FPGA進行數據預處理，包括數字下變頻及緩存等，之后經64位EMIFA總線通過EDMA傳到DSP中進行數字信號處理，最后通過CPCI總線傳輸到主機。板卡通過帶選擇器的時鐘分配器SY89464實現內外時鐘的控制和單端時鐘到差分時鐘的轉換。FPGA的配置芯片采用EPC16，配置方式為PS，EPC和FPGA通過JTAG鏈實現編程。

　　TMS320C6416T通過SDRAM擴展256MB存儲空間，SDRAM采用512Mb芯片MT48LC32M16A2，位寬為16位，通過4個此芯片擴展為64位。

　　EMIFB的CE1空間通過FLASH擴展BOOTROM空間，采用FLASH芯片S29AL016D實現，S29AL016D有8位byte和16位word兩種方式，通過引腳byte#設置，這里使用8位數據格式。

　　PCI接口信號的連接如圖2所示，使能TMS320C6416T的PCI接口對應PCI_en引腳置高。該接口符合PCI 2.2規范，為33M、32位的PCI主/從接口。

?

　　圖2 TMS320C6416T的PCI接口電路圖