?????? 1 引言

　　在實際開發中，為了提高開發效率，大多是采用以一個與目標板硬件相似的BSP為模板，并在此基礎上修改移植。在這個過程中.除了CPU以外，另一個重要的器件就是裝有啟動程序的Flash器件。

　　2 系統介紹

　　采用高性能PowerPC系列器件PPC440EPx為核心設計的一款符合CPCI標準的嵌入式單板計算機系統。

　　該系統集成了豐富的外設接口和調試接口，可用于設備控制、設備管理、通信設備中的通信控制、協議處理、路由處理和網關處理等。其主要是面向航空設備和軍用車載設備的應用。

　　在調試階段，系統的啟動是通過執行Boot Flash中存儲的bootrom映像文件完成的。Boot Flash器件采用ST公司的PSD835，通過EBC總線與PPC440EPx相連。EBC總線是PPC440EPx的并行總線。其可以與8位，16位或32位的外部設備通信，最多可支持6個不同時序要求的設備。其中，片選0分配給Boot Flash。上電時，PowerPC會自動訪問BootFlash，進行系統初始化。操作系統是VxWorks，其映像文件放在NAND Flash中。

　　3 軟件開發流程

　　軟件系統的開發流程是：首先設計bootrom映像文件，并將其燒寫到Flash器件中(該器件稱為Boot ROM)。上電后，bootrom程序進行相應初始化后與Host主機通信，將操作系統映像文件下載到嵌入式系統平臺的RAM中運行。如果程序不正確或需更新，則重新通過bootrom程序將新的映像文件下載到RAM中。

　　當所有程序都調試成功，整個系統作為產品發布。此時，則需將操作系統和應用程序映像文件燒寫到在大容量的flash器件中(如NAND Flash)，系統自動將從Flash中復制到RAM中執行。

　　4 bootrom設計方案的選擇

　　bootrom應是一個短小精悍的程序，可初始化系統工作和通信接口(通常是串行接口和以太網接口);系統作為產品發布無需bootrom程序;調試 bootrom時，需頻繁地將修改后的映像文件燒寫到Boot ROM中。實現該Boot ROM電路有多種方案，如表1所示.

　　方案1是傳統設計方案，成本低，可選擇的Flash器件多。但在調試bootrom時，更新程序非常不方便。需要焊裝Flash器件，很容易導致器件和 PCB板的物理損壞，而且效率非常低;而方案2從邏輯電路上來看，與方案1是一樣的。但其由于其使用夾具，器件裝卸簡單，程序更新比方案1方便。但夾具成本較高，可靠性差，并且一般夾具體積較大，這就增加了PCB的布局、布線難度。上述兩種方案，Flash的編程都需從PCB上取下，用編程器燒寫。顯然，這樣的工作效率較低。方案3則采用支持ISP功能的Flash器件來實現Boot ROM，這就使得程序更新變得非常方便，極大提高工作效率。因此，根據嵌入式開發實際情況，為節約成本、提高工作效率，該系統設計選擇方案3。考慮到 bootrom映像文件一般較小，選用ST公司的512 KB的Flash器件PSD835。

　　5 PSD835在嵌入式系統中的應用

　　5.1 硬件電路設計

　　該系統使用PSD835的主Flash作為Boot ROM。同時，還使用該器件的PLD資源實現一些控制和初始化配置功能。如圖1所示，PSD835的存儲器通過其CPU接口與PPC440EPx的外部總線接口(EBC)相連。

連接電路比較簡單，只需將EBC的片選信號、讀信號、地址和數據信號分別與PSD835的對應引腳相連即可。其他引腳被該器件的PLD使用，主要完成串口工作模式、PPC440EPx啟動方式、片選信號的設置，以及網絡控制信號的產生等功能。

?　???在設計實際硬件電路時，應注意以下幾點：

　　(1)因為最終產品要通過NAND Flash啟動，因此片選0可通過撥碼開關或CPLD分別在PSD835和NAND flash的片選信號之間切換。PPC440EPx有8個bootstrap選項(設置CPU的時鐘、啟動、寄存器的初始值等)，可以使用CPLD進行改變;

　　(2)PPC440EPx的EBC總線無復用地址和數據信號。因此，數據總線與F端口相連。低16位的地址總線與PSD835的ADIO15～AD100相連，高位地址與A端口相連;

　　(3)PPC440EPx的EBC的數據總線的最高位是Data0，地址總線的最高位是Addr2。連接時，注意不要將順序接反;

　　(4)為了提高編程速度，添加了2個JTAG信號：TERR和TSTAT。