對Xilinx的了解介紹
Xilinx(賽靈思)是全球領先的可編程邏輯完整解決方案的供應商。Xilinx研發、制造并銷售范圍廣泛的高級集成電路、軟件設計工具以及作為預定義系統級功能的IP（Intellectual Property）核
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
賽靈思
+關注
關注
33文章
1798瀏覽量
133425 -
IP
+關注
關注
5文章
1862瀏覽量
155814 -
可編程邏輯
+關注
關注
7文章
526瀏覽量
45401
發布評論請先 登錄
相關推薦
熱點推薦
Xilinx官方開源FOC電機控制工程解析
/ PMSM)中的核心算法。為了幫助開發者更快落地這一領域，Xilinx 官方維護了一個開源庫——FOC Motor Control Library。
Xilinx FPGA中IDELAYCTRL參考時鐘控制模塊的使用
IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列，如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時鐘控制模塊。
BNC接頭產品介紹
本文系統介紹了BNC接頭產品的結構原理、主要特點、常見類型及應用場景，幫助用戶全面了解BNC同軸連接器在射頻與視頻系統中的實際價值。
探索Xilinx Kria KR260機器人入門套件：開啟機器人應用開發新旅程
就來詳細了解一下Xilinx的Kria KR260機器人入門套件，看看它能為我們帶來哪些驚喜。 文件下載： AMD ， Xilinx Kria? KR260機器人入門套件.pdf 套件概述 X
探索AMD XILINX Versal Prime Series VMK180評估套件，開啟硬件創新之旅
的Versal Prime Series VMK180評估套件，無疑為我們帶來了新的機遇。今天，就讓我們一起深入了解這款評估套件的魅力。 文件下載： AMD ， Xilinx Versal? Prime
網絡接口：數字世界的“門鈴”，你了解多少？
，還能為選擇適合的網絡解決方案奠定基礎。在萬物互聯的時代，這些基礎知識顯得愈發重要。
希望這篇簡單的介紹能幫助大家對網絡接口有基本的了解。我始終相信，了解技術細節能讓客戶做出更明智的選擇。如果你有更多關于網絡設備的問題，歡迎留言
發表于 11-26 18:53
使用Xilinx 7系列FPGA的四位乘法器設計
（Shinshu University）研究團隊的最新設計中，一個專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個 LUT + 2 個 CARRY4 塊，關鍵路徑延遲達到 2.75 ns。這是一次令人印象深刻的工藝優化實踐。
Xilinx FPGA串行通信協議介紹
Xilinx FPGA因其高性能和低延遲，常用于串行通信接口設計。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統設計中關鍵的串行通信協議。介紹了它們的特性、優勢和應用場景
請問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發板上？
如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發板上？有參考教程嗎？小白求教
主要是引腳分配，我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
發表于 11-11 07:44
一文詳解xilinx 7系列FPGA配置技巧
本文旨在通過講解不同模式的原理圖連接方式，進而配置用到引腳的含義(手冊上相關引腳含義有四、五頁，通過本文理解基本上能夠記住所有引腳含義以及使用場景)，熟悉xilinx 7系列配置流程，以及設計原理圖時需要注意的一些事項，比如flash與FPGA的上電時序。
基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享
本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
了解信號完整性的基本原理
，設計人員必須注意電路板布局并使用適當的導線和連接器，從而最大限度地減少反射、噪聲和串擾。此外，還必須了解傳輸線、阻抗、回波損耗和共振等基本原理。 本文將介紹討論信號完整性時使用的一些術語，以及設計人員需要考慮的問題，然后介紹
Xilinx Shift RAM IP概述和主要功能
Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核，用于在 FPGA 中實現高效的移位寄存器（Shift Register）。該 IP 核利用
詳解Xilinx的10G PCS PMA IP
如果要在Xilinx的FPGA上使用萬兆以太網通信，大致有三種方法構建協議棧。第一種使用GTX等Serdes作為底層的PHY，上層通過HDL實現構建MAC和IP層，這種方式難度會比較大，底層需要完成PHY層的設計，最終我想通過這種方式實現萬兆以太網的搭建。
工商網監
評論