伦伦影院久久影视,天天操天天干天天射,ririsao久久精品一区 ,一本大道香蕉大久在红桃,999久久久免费精品国产色夜,色悠悠久久综合88,亚洲国产精品久久无套麻豆,亚洲香蕉毛片久久网站,一本一道久久综合狠狠老

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享

Tronlong創(chuàng)龍科技 ? 來源:Tronlong創(chuàng)龍科技 ? 作者:Tronlong創(chuàng)龍科技 ? 2025-06-03 14:22 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例,適用開發(fā)環(huán)境如下:

Windows開發(fā)環(huán)境:Windows 7 64bit、Windows 10 64bit

PL端開發(fā)環(huán)境:Xilinx Unified 2022.2

硬件平臺:創(chuàng)龍科技TLZU-EVM評估板

方案介紹

案例通過AD9613以175MSPS速率采集AD數(shù)據(jù)后,再通過PL端的ILA顯示AD數(shù)據(jù)波形,再將AD9613的A通道數(shù)據(jù)通過AD9706以175MSPS速率進行DA數(shù)據(jù)輸出。

wKgZO2g-jnCADDzpAAB4J0OmDLE825.png程序功能框圖

該方案具有以下優(yōu)勢:

高速數(shù)據(jù)處理:支持175MSPS的高采樣率,適用于高頻信號采集與處理場景,同時驗證ADCDAC功能,展示完整數(shù)據(jù)處理能力。

高精度驗證:通過集成ILA實時捕獲數(shù)字波形,并與示波器測量的模擬信號進行嚴格對比,確保信號轉換精度,為系統(tǒng)性能評估提供參考依據(jù)。

便捷開發(fā)調試:通過Vivado ILA邏輯分析儀功能,可直接觀察數(shù)字波形,支持模擬波形顯示模式,便于直觀分析信號特征。

平臺介紹

XCZU7EV是Xilinx UltraScale+ MPSoC系列高性能異構多核SoC處理器,集成PS端(四核ARM Cortex-A53+雙核ARM Cortex-R5)+PL端UltraScale+架構可編程邏輯資源。

創(chuàng)龍科技基于XCZU7EV設計的工業(yè)核心板(SOM-TLZU)支持4K@60fps H.264/H.265視頻硬件編解碼,并支持SATA大容量存儲接口

此外,創(chuàng)龍科技基于XCZU7EV設計的工業(yè)評估板(TLZU-EVM)接口資源豐富,支持CameraLink、SDIHDMI、DisplayPort、FMC HPC、PCIe、SATA、SFP+、EthernetUSB3.0、CANRS422、Micro SD等接口,滿足用戶的項目評估需求!


Xilinx MPSoC典型應用領域

高速AD/DA案例演示

案例說明

案例實現(xiàn)了通過AD9613 ADC以175MSPS速率采集數(shù)據(jù),通過ILA顯示波形,并通過AD9706 DAC以相同速率輸出A通道數(shù)據(jù),驗證高速AD/DA功能。

案例演示

將創(chuàng)龍科技的高速AD/DA模塊TL9613/9706F連接至評估板FMC接口,評估板J1跳線帽選擇1.8V檔位。使用信號發(fā)生器向TL9613/9706F模塊的A通道(CON2)提供測試信號,信號發(fā)生器設置為一路正弦波輸出、頻率1.5MHz、峰峰值1.5Vpp、輸出負載50Ω,并使用示波器測試TL9613/9706F模塊的DAC接口(CON4)信號。

wKgZPGg-jrCAAliKAAhHsh4VZG4616.png

請運行程序,在Vivado工程中點擊圖標,查看到ILA觸發(fā)抓取AD數(shù)據(jù)波形。本次測得波峰值為982,波谷值為-1297,則峰峰值為982-(-1297)=2279。

wKgZPGg-jt-ANJHGAADZC3TNRcM701.pngwKgZO2g-jsyAduVEAACtZA-P-hQ374.png

實際測得信號發(fā)生器產生的測試信號的峰峰值為1.6910Vpp,根據(jù)AD9613數(shù)據(jù)手冊,理論幅值=峰峰值*增益/量程*4096=1.6910*0.511/1.75*4096=2022.49,與ILA結果基本一致。

此時,可從示波器中看到DAC接口輸出頻率為1.4970MHz的正弦波,與信號發(fā)生器產生的信號基本一致。

wKgZPGg-jxWAJpzqAAUdHPo9eXg991.png

到這里,我們的演示步驟結束。想要查看更多XCZU7EV相關的案例演示,歡迎各位工程師關注創(chuàng)龍科技微信公眾號或官網。

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關注

    關注

    73

    文章

    2202

    瀏覽量

    131552
  • MPSoC
    +關注

    關注

    0

    文章

    203

    瀏覽量

    25198
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Xilinx FPGA輸入延遲原語介紹

    高速接口設計中,時序收斂往往是工程師面臨的最大“噩夢”。當數(shù)據(jù)傳輸速率突破 800Mbps 時,微小的 PCB 走線差異都足以讓系統(tǒng)崩潰。本文將深度剖析 Xilinx 7 系列(IDELAYE2)與 UltraScale 系列(IDELAYE3)的底層原理,帶你徹底攻克
    的頭像 發(fā)表于 03-11 09:29 ?505次閱讀
    <b class='flag-5'>Xilinx</b> FPGA輸入延遲原語介紹

    Xilinx FPGA中IDELAYCTRL參考時鐘控制模塊的使用

    IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時鐘控制模塊。
    的頭像 發(fā)表于 02-26 14:41 ?3606次閱讀

    PCIe數(shù)據(jù)采集卡設計原理圖:138-1路1Gsps AD 1路1Gsps DA高速采集存儲回放設備

    高速信號處理, 數(shù)據(jù)采集卡, DA高速采集存儲, PCIe固態(tài)盤, 采集存儲回放
    的頭像 發(fā)表于 02-11 09:14 ?625次閱讀
    PCIe數(shù)據(jù)采集卡設計原理圖:138-1路1Gsps AD 1路1Gsps <b class='flag-5'>DA</b><b class='flag-5'>高速</b>采集存儲回放設備

    RDMA設計35:基于 SV 的驗證平臺

    v2 高速數(shù)據(jù)傳輸系統(tǒng)進行功能仿真驗證,根據(jù)設計相關特點搭建了基于 System Verilog 的仿真驗證平臺,結合仿真需要設計了 RoCE v2 子系統(tǒng)模型,以實現(xiàn)系統(tǒng)性的功能驗證。 RoCE v2
    發(fā)表于 02-01 13:14

    探索MAX9613:低功耗、高效能的單/雙路軌到軌I/O運算放大器

    探索MAX9613/MAX9615:低功耗、高效能的單/雙路軌到軌I/O運算放大器 在電子設計的領域中,運算放大器一直是至關重要的基礎元件。今天,我們就來深入了解一下Maxim公司推出的兩款低功耗
    的頭像 發(fā)表于 01-22 16:15 ?219次閱讀

    如何在Zynq UltraScale+ MPSoC平臺上通過JTAG啟動嵌入式Linux鏡像

    流程教程)。本文則進一步講解如何在 Zynq UltraScale+ MPSoC 平臺上通過 JTAG 逐步啟動 Linux,并提供了完整的過程與關鍵命令。只要按步驟操作,即使是復雜的 Linux 鏡像也能成功通過 JTAG 啟動。
    的頭像 發(fā)表于 01-13 11:45 ?4799次閱讀

    新品上市!AMD Zynq UltraScale+MPSoC EG異構多處理開發(fā)平臺

    米爾電子發(fā)布新品:基于AMDZynqUltraScale+MPSoCEG平臺的MYC-CZU3EG-V3核心板及開發(fā)板。核心板提供4GBDDR4/8GBeMMC的工業(yè)級和商業(yè)級2個型號供選擇
    的頭像 發(fā)表于 01-12 08:18 ?1147次閱讀
    新品上市!AMD Zynq UltraScale+<b class='flag-5'>MPSoC</b> EG異構多處理開發(fā)<b class='flag-5'>平臺</b>

    DA14695MOD:高效藍牙5.2模塊的全面解析

    DA14695MOD:高效藍牙5.2模塊的全面解析 在當今的物聯(lián)網和無線通信領域,藍牙技術無疑扮演著至關重要的角色。Renesas推出的DA14695MOD SmartBond Bluetooth
    的頭像 發(fā)表于 12-29 13:55 ?414次閱讀

    DA14535 USB開發(fā)套件硬件解析:開啟低功耗藍牙開發(fā)新征程

    DA14535 USB開發(fā)套件硬件解析:開啟低功耗藍牙開發(fā)新征程 在當今的電子設備開發(fā)領域,低功耗藍牙技術因其廣泛的應用前景和高效的性能表現(xiàn),受到了眾多開發(fā)者的青睞。Renesas的DA
    的頭像 發(fā)表于 12-29 11:00 ?770次閱讀

    雙Zynq MPSoC PS側PCIe高速DMA互連解決方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的項目中,實現(xiàn)設備間高速、低延遲的數(shù)據(jù)傳輸往往是核心需求之一。PCIe(尤其PS側)結合DMA(直接內存訪問)正是滿足這類需求的理想技術方案。
    的頭像 發(fā)表于 10-22 13:53 ?3964次閱讀
    雙Zynq <b class='flag-5'>MPSoC</b> PS側PCIe<b class='flag-5'>高速</b>DMA互連解決方案

    NVMe高速傳輸之擺脫XDMA設計23:UVM驗證平臺

    抽象為 PCIeTLP 事務,因此為了方便的在事務層構建復雜的測試用例,項目基于 UVM 搭建驗證平臺進行功能驗證。圖1 驗證平臺架構圖在驗證平臺中將 PCIE 集成塊從待測試設計(Design
    發(fā)表于 08-26 09:49

    FMC子卡設計方案:FMC210-1路1Gsps AD、1路2.5Gsps DA的FMC子卡

    FMC-1AD2DA是我司自主研發(fā)的一款1路1G AD采集、1路2.5G DA回放的FMC子卡。板卡采用標準FMC子卡架構,可方便的與其他FMC板卡實現(xiàn)高速互聯(lián),可廣泛用于高頻模擬信號采集、雷達系統(tǒng)測試等場合。  AD
    的頭像 發(fā)表于 08-07 11:02 ?1098次閱讀
    FMC子卡設計方案:FMC210-1路1Gsps AD、1路2.5Gsps <b class='flag-5'>DA</b>的FMC子卡

    NVMe高速傳輸之擺脫XDMA設計18:UVM驗證平臺

    抽象為 PCIeTLP 事務,因此為了方便的在事務層構建復雜的測試用例,項目基于 UVM 搭建驗證平臺進行功能驗證。圖1 驗證平臺架構圖在驗證平臺中將 PCIE 集成塊從待測試設計(Design
    發(fā)表于 07-31 16:39

    TPS650864 用于 Xilinx MPSoC 和 FPGA 的可配置多軌 PMIC數(shù)據(jù)手冊

    TPS650864 器件系列是專為 Xilinx Zynq 多處理器片上系統(tǒng) (MPSoC) 和現(xiàn)場可編程門陣列 (FPGA) 系列設計的單芯片電源管理 IC (PMIC)。TPS650864 提供
    的頭像 發(fā)表于 04-26 09:49 ?1029次閱讀
    TPS650864 用于 <b class='flag-5'>Xilinx</b> <b class='flag-5'>MPSoC</b> 和 FPGA 的可配置多軌 PMIC數(shù)據(jù)手冊

    基于PCIe(XDMA/QDMA)的多路視頻采集與顯示IP 多路高速AD采集與DA回放IP

    基于PCIe(XDMA/QDMA)的多路視頻采集與顯示子系統(tǒng)多路高速AD采集與DA回放子系統(tǒng)1 概述視頻采集與顯示子系統(tǒng)可以實時采集多路視頻信號,并存儲到視頻采集隊列中,借助高效的硬實時視頻幀出入
    發(fā)表于 04-14 15:17