隨著 AI 浪潮席卷國內 HPC 超算中心、智能汽車與各類邊緣終端，芯片設計在追求極致性能、能效與集成度的道路上挑戰空前。為應對這一趨勢，2026 年 3 月 17 日至 19 日，新思科技中國 IP 技術開放日已圓滿在上海、北京、深圳三地成功舉辦。盛會匯聚了眾多 SoC 架構師、系統設計專家與技術領袖，聚焦 HPC、邊緣 AI 與汽車電子三大前沿領域，通過深度分享尖端創新與實戰經驗，為與會者破解了復雜設計難題、厘清了架構演進方向，有力賦能了創新方案的落地與產業升級。

HPC IP 專場演講摘錄

駕馭HPC新范式：從計算核心到數據互聯的系統性創新

新思科技 IP 事業部應用工程高級總監王迎春在演講中深入剖析，AI 與 HPC 的深度交匯正引發一場根本性變革：芯片設計的核心矛盾已從提升單一計算核的性能，全面轉向解決數據在存儲層級、芯片間及系統內的“移動”效率。這一由生成式 AI 等負載驅動的范式轉變，使得高速互聯、高帶寬內存與先進封裝技術躍升為決定系統性能的關鍵。

面對由此產生的標準迭代加速、Chiplet 集成復雜度攀升及“內存墻”“功耗墻”等系統性挑戰，王迎春強調，必須從傳統的芯片設計思維，升級為具備全局視野的系統架構思維。為應對此趨勢，新思科技正從提供單點 IP，演進為交付涵蓋 UCIe、HBM、PCIe 及先進以太網技術的完整 IP 子系統解決方案。我們致力于通過這一系統級賦能，幫助客戶高效駕馭從接口協議到 2.5D/3D 集成的全鏈路復雜性，從而成功構建面向下一代數據中心與智能邊緣的高性能、高能效計算平臺。

精準選型與系統集成：破解 AI 時代的內存挑戰

新思科技內存接口資深產品市場經理陳正一在演講中強調，在 AI 驅動的異構計算時代，不存在“萬能”的內存解決方案。他指出，面對 HBM、DDR/LPDDR、CXL 等不同技術路線，設計成功的關鍵在于根據終端應用的帶寬、容量、能效與成本需求進行精準選型與系統級優化。

他進一步分析，隨著 LPDDR6、MR-DIMM 等新標準快速演進，單純追求接口速率已不足夠，真正的挑戰在于實現從控制器、物理層到封裝協同的完整子系統集成，并滿足車規級可靠性、數據安全等復雜需求。為此，新思科技憑借超過 20 年的技術積累與海量成功流片案例，提供覆蓋全協議棧、經過硅驗證的完整內存接口 IP 與子系統解決方案。我們致力于通過可預測的 PPA、先進的芯片級安全功能與豐富的設計工具鏈，賦能客戶駕馭內存復雜性，在快速迭代的市場中一次成功，將系統性能與能效提升至新高度。

從接口到架構：PCIe 驅動 AI 算力系統演進

新思科技資深產品市場經理張小林在演講中指出，在萬億參數大模型時代，PCIe 已從傳統的外設連接接口，演進為構建高性能 AI 與 HPC 算力系統的核心互聯架構。他強調，面對 AI 負載驅動下標準快速迭代（從 PCIe 5.0 到 8.0）及國內外應用代差的挑戰，成功的關鍵在于實現從“單點接口”到“系統級互聯方案”的思維轉變，特別是利用 PCIe 結合 CXL 等協議構建去耦合、低延遲的先進系統架構。

為此，新思科技憑借深厚的標準領導力與大規模量產驗證，提供覆蓋從 IP、控制器到完整子系統的全棧 PCIe 解決方案。我們不僅確保產品的極致 PPA 與互操作性，更通過預先集成的硬件驗證子系統與參考設計，主動幫助客戶規避集成風險，縮短產品上市周期，從而在快速變化的算力競爭中贏得先機。

引領數據中心互聯架構演進，賦能算力集群高效擴展

新思科技首席應用工程師左慶華在演講中指出，AI 大模型的迅猛發展正將算力需求推向前所未有的高度，單芯片已無法滿足要求，推動數據中心互聯架構向 Scale-Up（機柜內緊密耦合）與 Scale-Out（多數據中心集群）模式演進。他強調，構建高效算力集群的核心在于實現芯片間乃至數據中心間的高速、低延遲、低阻塞互聯。

為此，新思科技提供覆蓋全場景的互聯 IP 解決方案：在芯片級（Scale-Up）層面，支持 UCIe 開放標準與 NVIDIA NVLink 生態集成；在集群與網絡級（Scale-Out）層面，提供領先的 224G 以太網與 Ultra Ethernet 完整方案。同時，面對 224G 超高速度帶來的信號完整性挑戰，新思科技積極布局并推動光電合封（CPO）等先進封裝技術落地。我們致力于通過從協議、IP 到先進封裝的系統級互聯方案，賦能客戶構建面向下一代 AI 算力的高效、可擴展數據中心基礎設施。

超越摩爾定律：以 UCIe 互聯重構 Chiplet 系統級競爭力

新思科技資深應用工程師雷天語在演講中深刻指出，在半導體三大定律逐步失效的背景下，單純依靠工藝微縮已無法滿足 AI 驅動的算力需求。他強調，計算與 I/O 性能間的“剪刀差”已成為核心矛盾，必須轉向“系統級摩爾”，即通過 Chiplet（芯粒）和先進封裝來重構芯片架構。

為此，Die-to-Die（D2D）互聯，特別是基于 UCIe 開放標準的方案，成為釋放 Chiplet 潛力的關鍵。它不僅能極大提升帶寬密度、優化成本與良率，更是實現計算、I/O 及存儲靈活分解與組合的基石。新思科技憑借長達七年的前瞻布局和十余款測試芯片的驗證，提供從 IP、先進封裝協同到完整生態（涵蓋 Arm、臺積電、三星等）的 UCIe 全棧解決方案。我們致力于以經過硅驗證的高性能、低延遲互聯 IP，賦能客戶跨越從芯片設計到系統集成的挑戰，成功構建面向下一代 AI 算力的芯粒化產品。

互聯即未來：HPC 的系統級決勝關鍵

新思科技首席應用工程師鄧征在演講中深刻指出，AI 時代 HPC 的競爭本質已從單純的算力競賽，升維為以互聯為核心的系統架構之爭。他揭示，由 AI 模型爆發與半導體定律失效共同驅動的“計算-IO 剪刀差”，正迫使 PCIe、以太網、內存等所有接口協議進入前所未有的“超速迭代”周期，成為系統性能的核心瓶頸與創新焦點。

面對由此催生的 Chiplet 集成、光電融合、內存池化等復雜挑戰，鄧征強調，制勝關鍵在于實現從底層協議、IP 到先進封裝的全棧技術協同。為此，新思科技正超越傳統 IP 邊界，提供從可配置子系統、定制芯粒方案到光電合封協同的完整技術棧，通過預驗證的集成方案與深度生態賦能，助力客戶化解系統級復雜度，在 HPC 的系統性競爭中搶占先機。

駕馭AI算力洪流：數據中心互聯架構的全棧突圍

新思科技資深應用工程師林謙在北京 IP 技術日中指出，在 AI 模型規模指數級膨脹的當下，數據中心的性能瓶頸已從計算單元轉向互聯架構。“帶寬墻”與“生態墻”正驅動 PCIe、UCIe、HBM 等接口協議進入超速迭代周期。

為應對此系統性挑戰，新思科技提供覆蓋 Scale-up 與 Scale-out 的全棧 IP 方案。面向機柜內緊密耦合，我們以 UCIe 3.0、Ualink 等開放標準及 NVLink 生態支持，實現加速器間的高效協同。面向跨機柜大規模擴展，我們提供基于 224G/448G SerDes 的 Ultra Ethernet（UEC）方案，化解網絡擁塞與延遲挑戰。

更深層的變革在于物理傳輸層。從電到光的演進已成定勢，新思科技通過前瞻布局 LPO/CPO 等光電合封技術，協同提供高性能 SerDes 與 D2D 互聯 IP，旨在與客戶共同構建下一代數據中心高能效、低延遲的傳輸基石。

應對系統級挑戰：HPC 演進與新思的角色重塑

新思科技應用工程高級經理許曉多在演講中指出，高性能計算（HPC）已成為驅動從數據中心、5G 到智能汽車等廣泛產業創新的核心引擎。然而，HPC 設計正面臨根本性轉變：其復雜性已從單一芯片，擴展至多芯片、多系統的協同與融合。

面對這一趨勢，許曉多強調，單純依靠工藝微縮（摩爾定律）已無法滿足算力需求，而接口標準（如 PCIe、以太網）的迭代速度正急劇加快，導致計算性能與 I/O 帶寬之間的“剪刀差”日益顯著。為應對由此產生的系統級集成、先進封裝與異構互聯等挑戰，新思科技正在主動重構自身能力。我們正從提供單點 IP，向交付完整的、經過驗證的 IP 子系統及定制化解決方案演進，并與生態伙伴緊密協作，致力于幫助客戶攻克從芯片到系統的全鏈路難題，共同駕馭 HPC 架構的下一代變革。

構建未來汽車的神經中樞：軟件定義時代下的全棧式 IP 賦能

新思科技資深產品市場經理 Mehak Kalra 在演講中，系統描繪了汽車產業正經歷從硬件定義到“軟件定義”的深刻范式轉移。她指出，這一變革的核心驅動力在于 AI 技術的快速滲透、消費者對個性化與智能交互體驗的更高要求，以及全球對功能安全與網絡安全的強制性法規。其直接結果是汽車電子電氣架構（EEA）從數百個分布式 ECU，向“中央計算單元（HPC）+ 區域控制器（Zonal）”的集中化架構演進。

Mehak 深入剖析了這一架構轉型對芯片級設計的根本性影響。首先，中央計算平臺必須整合 ADAS、信息娛樂、車身控制等多域功能，這要求 SoC 具備前所未有的高性能與高帶寬，并通過硬件虛擬化技術實現關鍵任務（如自動駕駛）與非關鍵任務（如娛樂）的嚴格隔離與可靠運行。其次，為支持軟件持續升級（OTA）與個性化服務，硬件平臺必須具備可擴展、可配置的靈活性，這推動了 Chiplet（芯粒）和 Die-to-Die 互聯（如 UCIe）技術在汽車領域的應用，以實現算力與 IO 的模塊化組合。最后，滿足 ASIL-D 等級的功能安全（ISO 26262）與應對不斷演進的網絡攻擊的網絡安全（ISO 21434）已從“加分項”變為“準入門檻”，必須內建于芯片與系統的每一層。

面對如此復雜的系統級挑戰，Mehak 強調，新思科技的角色已超越傳統的 IP 供應商。我們提供的是覆蓋汽車應用全場景的、經過 ASIL 等級認證的完整 IP 組合與子系統解決方案。這包括：支撐中央 AI 計算的高性能內存子系統（LPDDR5X/6），實現芯粒間高速互聯的 UCIe，連接傳感器與域控制器的關鍵接口（MIPI CSI-2, Automotive Ethernet），以及構建信任根（Root of Trust）的硬件安全模塊（HSM）與數據加密 IP。通過這一全棧式、符合車規的可靠 IP 組合，并結合與臺積電、三星等代工廠的緊密生態合作，新思科技致力于賦能客戶跨越設計復雜性，加速開發符合最高安全標準的下一代智能汽車芯片，共同定義軟件定義汽車的未來。

邊緣智能崛起：定義下一代 AI 終端的核心接口生態

新思科技資深產品市場經理許可以詳實數據指出，在云端能耗壓力與 AI 負載向終端遷移的趨勢下，邊緣芯片設計正面臨嚴苛的功耗、延遲與性能平衡挑戰。

他強調，應對此挑戰需聚焦三大核心：其一，外部連接（如USB 4, HDMI/DP）的成功關鍵遠超 PPA，更在于與海量終端設備的無縫兼容性。新思憑借深度標準領導力與龐大部署基數，提供經過生態驗證的可靠 IP 方案。其二，感知與存儲接口（如MIPI, UFS）必須持續提升帶寬與能效，以支撐生成式 AI 與高分辨率傳感需求。新思提供全棧解決方案，并通過與主流 ISP 等生態伙伴的預先適配，降低客戶集成風險。其三，需進行面向先進工藝與封裝的全棧優化，通過低功耗接口 IP（如 eUSB2）及 Chiplet 互聯方案，在系統層級實現最佳能效。

許可總結道，在邊緣 AI 時代，接口 IP 的選擇是戰略關鍵。新思憑借前瞻洞察、全棧組合及超越單點 IP 的生態賦能，正助力客戶駕馭復雜性，贏得下一代智能終端競爭。

Edge AI IP 專場演講摘錄

邊緣智能崛起：全棧式 IP 賦能下一代 AI 終端

新思科技資深產品市場經理宋曉迪在演講中深刻闡釋，在云端 AI 面臨巨大能耗與隱私挑戰的背景下，邊緣 AI 正從一個“有益的補充”演進為智能計算的“必然范式”。他指出，驅動這一變革的核心在于小模型（SLM）能力的成熟、對低延遲與數據隱私的剛性需求，以及終端設備算力的持續提升。

宋曉迪進一步分析，邊緣 AI 的落地面臨系統性挑戰：首先是“內存墻”問題，模型加載速度與推理性能嚴重受限于存儲接口（如 UFS）與內存（如 LPDDR）的帶寬與能效；其次是“數據洪流”，高分辨率傳感器產生的海量數據對 MIPI 等接入接口提出了更高要求；最后是嚴苛的功耗、散熱與實時性約束，要求芯片必須在極端條件下實現性能、功耗與成本的完美平衡。

面對這些復雜挑戰，宋曉迪強調，成功的關鍵在于從系統層面進行全局優化，而接口 IP 是連接算力、存儲與感知的“關鍵橋梁”。為此，新思科技憑借在接口 IP 領域數十年的領導地位，提供覆蓋邊緣 AI 全場景的完整解決方案：從加速模型加載的 UFS 4/5 和 LPDDR5x/6 存儲子系統，到承載高清數據輸入的 MIPI CSI-2/DSI 接口，再到實現靈活外部擴展與顯示的 USB 4、HDMI 2.2/DP 2.1。我們致力于以經過海量硅驗證的高性能、低功耗 IP 組合，以及超越單點 IP 的子系統集成與生態協同能力，賦能客戶高效駕馭設計復雜性，在即將爆發的邊緣智能浪潮中構建決定性的產品競爭力。

思維共振，洞見未來

2026年新思科技 IP 技術開放日雖已圓滿落幕，但會議上激蕩的前沿思想與深刻洞察，正持續映射出半導體產業下一輪創新的清晰脈絡。本次跨越上海、北京、深圳三地的盛會，不僅是一場技術的巡禮，更是一次行業思維的范式刷新。

我們清晰地看到，一個以“系統定義”和“數據優先”為核心的新設計時代已經到來。無論是應對萬億參數模型的算力饑渴，還是滿足智能汽車的功能安全與實時響應，抑或是賦能終端設備的瞬時智能，成功的關鍵已不再是單一模塊的極致優化，而在于構建計算、存儲與互聯高效協同的有機整體。

從 HPC 中“內存墻”、“功耗墻”的破解之道，到汽車電子域融合架構的落地實踐，再到邊緣側 AI 對接口能效的極致苛求，所有討論都指向同一個結論：芯片的競爭力，越來越取決于其駕馭系統復雜性的能力。而 UCIe、CXL、LPDDR6、PCIe 6.0/7.0 等接口與協議，正是構建這一系統能力的核心基石。

新思科技作為這些基石技術的核心提供者與推動者，我們正將自身定位從“IP 供應商”深化為“系統賦能伙伴”。我們提供的不僅是經過億萬顆芯片驗證的可靠 IP，更是涵蓋架構探索、先進封裝協同、子系統集成加速的全鏈路解決方案，致力于將客戶的系統級藍圖轉化為可量產、具有差異化的現實產品。

感謝所有與會嘉賓的坦誠分享與智慧碰撞。獨行者速，眾行者遠。新思科技期待繼續與產業鏈的每一位創新者攜手，將本次開放日凝結的共識與遠見，轉化為驅動下一代智能世界的堅實力量。