ADCLK854：低抖動、低功耗時鐘扇出緩沖器的卓越之選

在電子設計領域，時鐘信號的穩定和低抖動對于系統的性能至關重要。今天，我們要探討的是ADI公司的ADCLK854，一款專為低抖動和低功耗操作而優化的1.2 GHz/250 MHz LVDS/CMOS扇出緩沖器。

文件下載：ADCLK854.pdf

一、產品概述

ADCLK854具有眾多出色的特性，使其在時鐘分配和信號處理方面表現卓越。它擁有2個可選的差分輸入，輸出可在LVDS和CMOS之間進行選擇，最多可提供12個LVDS（1.2 GHz）或24個CMOS（250 MHz）輸出。每個通道在100 MHz操作時功耗小于12 mW，展現出了低功耗的優勢。同時，它的抖動性能也十分出色，54 fs rms的集成抖動（12 kHz至20 MHz）和100 fs rms的附加寬帶抖動，為系統提供了穩定的時鐘信號。

二、關鍵特性分析

1. 輸入與輸出選擇

ADCLK854提供了2個可選的差分輸入，通過IN_SEL引腳可以選擇將哪個輸入信號扇出到所有輸出。輸出方面，它可以靈活配置為LVDS或CMOS輸出，最多可實現12個LVDS或24個CMOS輸出，還支持LVDS和CMOS輸出的組合。這種靈活性使得它能夠適應不同的應用場景和系統需求。

2. 低功耗設計

每個通道在100 MHz操作時功耗小于12 mW，這對于需要大量時鐘信號的系統來說，能夠顯著降低功耗，延長設備的續航時間，同時減少散熱需求，提高系統的穩定性。

3. 低抖動性能

54 fs rms的集成抖動（12 kHz至20 MHz）和100 fs rms的附加寬帶抖動，確保了時鐘信號的穩定性和準確性。低抖動對于高速數據傳輸和高精度測量等應用至關重要，能夠有效減少信號失真和誤差。

4. 睡眠模式

通過SLEEP引腳可以啟用睡眠模式，將設備置于低功耗狀態，此時除了內部帶隙外，芯片其他部分都被關閉，輸出進入高阻態。這一特性在系統不需要時鐘信號時能夠進一步降低功耗，提高能源效率。

三、電氣特性詳解

1. 時鐘輸入特性

輸入頻率范圍為0 - 1200 MHz，輸入靈敏度方面，差分輸入電平為150 - 1200 mV p-p，單端輸入靈敏度為7 - 30 mV p-p。輸入共模電壓為VS/2 - 0.1 - VS/2 + 0.5 V，輸入共模范圍為0.4 - VS - 0.4 V。輸入電阻（差分）為150 kΩ，輸入電容為2 pF，輸入偏置電流（每個引腳）為±350 μA。這些特性使得ADCLK854能夠適應不同類型的輸入信號，并且在不同的輸入條件下保持穩定的性能。

2. LVDS時鐘輸出特性

輸出頻率范圍為247 - 1200 MHz，輸出電壓差分ΔVOD為1.125 - 1.375 V，偏移電壓ΔVOS為3 - 50 mV，短路電流ISA、ISB為6 mA。LVDS輸出在100 Ω終端負載下，能夠提供穩定的差分信號，滿足高速數據傳輸的需求。

3. CMOS時鐘輸出特性

輸出頻率范圍為0 - 250 MHz，輸出電壓高VOH為VS - 0.1 - VS - 0.35 V，輸出電壓低VOL為0.1 - 0.35 V，參考電壓VREF為VS/2 - 0.1 - VS/2 + 0.1 V。CMOS輸出在10 pF負載下，能夠提供穩定的單端信號，適用于一些對信號電平要求較低的應用場景。

4. 時序特性

LVDS輸出的上升/下降時間為135 ps，傳播延遲為2.0 ns，溫度系數為2.0 ps/°C，輸出偏斜在同一組內為50 ps，同一器件上所有LVDS輸出為65 ps，跨多個器件為390 ps。CMOS輸出的上升/下降時間為525 ps，傳播延遲為3.2 ns，溫度系數為2.2 ps/°C，輸出偏斜在同一組內為155 ps，同一器件上所有CMOS輸出為175 ps，跨多個器件為640 ps。這些時序特性確保了時鐘信號在傳輸過程中的準確性和穩定性。

5. 時鐘輸出相位噪聲

在1000 MHz的LVDS輸出中，不同頻率偏移下的絕對相位噪聲表現良好，如在10 Hz偏移時為 -90 dBc/Hz，100 Hz偏移時為 -108 dBc/Hz等。在200 MHz的CMOS輸出中，同樣具有較低的相位噪聲，如在10 Hz偏移時為 -119 dBc/Hz。低相位噪聲有助于提高系統的抗干擾能力和信號質量。

6. 邏輯和電源特性

控制引腳（IN_SEL、CTRL_x、SLEEP）具有明確的邏輯電平要求，邏輯1電壓為VS - 0.4 V，邏輯0電壓為0.4 V，邏輯1電流為5 - 20 μA，邏輯0電流為 -5 - +5 μA，電容為2 pF。電源方面，供電電壓要求為1.8 V ± 5%，不同輸出模式下的功耗也有所不同，如LVDS在100 MHz時為84 - 100 mA，1200 MHz時為175 - 215 mA；CMOS在100 MHz時為115 - 140 mA，250 MHz時為265 - 325 mA。睡眠模式下功耗為3 mA。

四、應用領域

1. 低抖動時鐘分配

由于其低抖動特性，ADCLK854非常適合用于時鐘分配系統，為多個設備提供穩定、準確的時鐘信號，確保系統的同步運行。

2. 時鐘和數據信號恢復

在高速數據傳輸系統中，時鐘和數據信號可能會受到干擾和失真，ADCLK854能夠對這些信號進行恢復和重新整形，提高信號的質量和可靠性。

3. 電平轉換

它可以實現不同邏輯電平之間的轉換，使得不同電平標準的設備能夠相互兼容，方便系統的集成和設計。

4. 無線和有線通信

在通信系統中，穩定的時鐘信號對于數據的準確傳輸至關重要。ADCLK854的低抖動和低功耗特性能夠滿足通信系統的需求，提高通信質量和效率。

5. 醫療和工業成像

在醫療和工業成像領域，需要高精度的時鐘信號來確保圖像的清晰和準確。ADCLK854的高性能能夠為成像系統提供可靠的時鐘支持。

6. ATE和高性能儀器

在自動測試設備（ATE）和高性能儀器中，對時鐘信號的穩定性和準確性要求極高。ADCLK854能夠滿足這些應用的需求，提高測試和測量的精度。

五、使用注意事項

1. ESD防護

ADCLK854是靜電放電（ESD）敏感設備，盡管它具有專利或專有保護電路，但在操作過程中仍需采取適當的ESD防護措施，避免因靜電放電導致設備性能下降或損壞。

2. 電源供應

建議使用1.8 V ± 5%的電源供應，并在PCB上對電源進行適當的旁路電容處理，以確保電源的穩定性。同時，要將所有電源引腳盡可能靠近器件進行旁路電容處理，以減少電源噪聲對設備的影響。

3. 散熱設計

ADCLK854的散熱通過其暴露的金屬焊盤進行，因此在PCB設計時，要確保焊盤與地良好連接，并通過過孔將熱量傳導到更大的散熱區域，如PCB的接地平面。

六、總結

ADCLK854作為一款高性能的時鐘扇出緩沖器，具有低抖動、低功耗、靈活的輸入輸出配置等優點，適用于多種應用領域。在電子設計中，合理選擇和使用ADCLK854能夠提高系統的性能和穩定性。你在實際應用中是否遇到過類似的時鐘緩沖器選擇問題呢？歡迎在評論區分享你的經驗和見解。