LMK04000系列時鐘抖動清理器：高精度時鐘解決方案

在電子設計領域，時鐘信號的穩定性和低抖動性能對于眾多應用至關重要。德州儀器（TI）的LMK04000系列精密時鐘調節器，為數據轉換器時鐘、無線基礎設施、網絡等多個領域提供了低噪聲抖動清理、時鐘乘法和分配的理想解決方案。今天，我們就來深入了解一下這個系列的產品。

文件下載：lmk04033.pdf

產品概述

LMK04000系列包括LMK04000、LMK04001、LMK04002、LMK04010、LMK04011、LMK04031和LMK04033等型號。該系列采用級聯PLLatinum?架構，結合外部晶體和變容二極管，無需高性能壓控晶體振蕩器（VCXO）模塊，就能實現低于200飛秒（fs）的均方根（RMS）抖動性能。

產品特性亮點

級聯PLLatinum?架構

級聯架構由兩個高性能鎖相環（PLL）、一個低噪聲晶體振蕩器電路和一個高性能壓控振蕩器（VCO）組成。PLL1提供低噪聲抖動清理功能，PLL2進行時鐘生成。PLL1可配置為與外部VCXO模塊配合使用，或使用集成晶體振蕩器與外部晶體和變容二極管。當使用非常窄的環路帶寬時，PLL1利用VCXO模塊或晶體的優異近端相位噪聲（偏移低于50 kHz）來清理輸入時鐘。PLL2的環路帶寬可以優化，以清理遠端相位噪聲（偏移高于50 kHz），在這方面，集成VCO優于PLL1中使用的VCXO模塊或晶體。

• PLL1參數：相位檢測器速率高達40 MHz，集成低噪聲晶體振蕩器電路，具有帶信號丟失檢測（LOS）的雙冗余輸入參考時鐘。
• PLL2參數：歸一化[1 Hz]PLL噪聲底至 - 224 dBc/Hz，相位檢測器速率高達100 MHz，具有輸入頻率倍增器，集成低噪聲VCO。

超低RMS抖動性能

• 150 fs RMS抖動（12 kHz – 20 MHz）
• 200 fs RMS抖動（100 Hz – 20 MHz）

豐富的輸出類型和功能

• 支持LVPECL/2VPECL、LVDS和LVCMOS輸出，支持高達1080 MHz的時鐘速率。
• 上電時具有默認時鐘輸出（CLKout2）。
• 五個專用通道分頻器和延遲塊，引腳兼容的時鐘設備系列。
• 工業溫度范圍為 - 40至85 °C，工作電壓為3.15 V至3.45 V，采用48引腳WQFN（7.0 x 7.0 x 0.8 mm）封裝。

應用領域廣泛

該系列產品適用于多個領域，包括數據轉換器時鐘、無線基礎設施、網絡（SONET/SDH、DSLAM）、醫療、軍事/航空航天、測試和測量以及視頻等。

詳細功能解析

系統架構

級聯PLL架構旨在在最寬的輸出頻率和相位噪聲偏移頻率范圍內提供最低的抖動性能。PLL1與外部參考時鐘和外部VCXO配合使用，為PLL2提供頻率準確、低相位噪聲的參考時鐘。PLL2可以使用更寬的環路帶寬，利用內部VCO的優異高偏移頻率相位噪聲和參考VCXO的良好低偏移頻率相位噪聲，實現超低抖動。

冗余參考輸入

LMK040xx有兩個LVDS/LVPECL/LVCMOS兼容的PLL1參考時鐘輸入（CLKin0和CLKin1）。可以將首選輸入固定為CLKin0或CLKin1，也可以配置為在存在冗余時鐘信號時采用兩種自動切換模式之一。PLL1參考時鐘輸入緩沖器還可以單獨配置為CMOS緩沖輸入或雙極緩沖輸入。

PLL1 CLKinX信號丟失檢測

當為參考時鐘輸入模式選擇兩種自動切換模式之一時，所選參考時鐘輸入的信號狀態由CLKinX_LOS（信號丟失）輸出的狀態指示。這些輸出可以配置為CMOS（信號丟失時為高電平）、NMOS開漏或PMOS開漏。如果PLL1最初已鎖定，然后兩個參考時鐘都消失，則LMK04000設備的頻率精度將由PLL1上使用的VCXO的絕對調諧范圍確定。

集成環路濾波器極點

LMK040xx具有可編程的3階和4階PLL2環路濾波器極點。啟用后，可以從固定值范圍中選擇內部電阻器和電容器值，以實現3階或4階環路濾波器響應。這些可編程組件與芯片附近安裝的外部組件互補。

時鐘分配

LMK040xx具有一個時鐘分配塊，至少有五個輸出，包括LVPECL、2VPECL、LVDS和LVCMOS的組合。具體組合由部件號決定。2VPECL是美國國家半導體的專有配置，可產生2 Vpp差分擺幅，與許多數據轉換器兼容。

時鐘輸出控制

每個時鐘輸出通道可以通過時鐘輸出使能控制位啟用或置于高阻抗狀態。每個輸出使能控制位與全局輸出使能輸入引腳（GOE）進行與運算。GOE引腳提供內部上拉，因此如果外部未端接，則時鐘輸出狀態由時鐘通道輸出使能寄存器位確定。如果GOE引腳被外部信號拉低，則所有時鐘輸出可以同時禁用。

鎖定檢測

鎖定檢測（LD）信號可以連接到GOE引腳，在這種情況下，如果合成器未鎖定，則所有輸出將自動禁用。LD引腳可以編程為在PLL1和PLL2都鎖定時輸出“高”，或僅在PLL1鎖定時輸出“高”，或僅在PLL2鎖定時輸出“高”。

電氣特性分析

電源和溫度范圍

• 電源電壓范圍為 - 0.3至3.6 V，輸入電壓范圍為 - 0.3至（VCC + 0.3）V。
• 存儲溫度范圍為 - 65至150 °C，引腳焊接溫度（4秒）為 + 260 °C。
• 差分輸入電流（CLKinX/X，OSCin/OSCin）為 ± 5 mA。

電流消耗

不同型號和工作模式下的電流消耗不同，例如，在所有時鐘啟用、所有延遲旁路、Fout禁用的情況下，LMK04000、LMK04001、LMK04002的典型電流消耗為380 mA，最大值為435 mA。

輸入時鐘規格

CLKin0/0和CLKin1/1的時鐘輸入頻率在手動選擇模式下為0.001至400 MHz，在自動切換模式下為1至400 MHz。

其他電氣特性

還包括PLL1和PLL2的各種參數，如相位檢測器頻率、電荷泵電流、噪聲等，以及內部VCO的調諧范圍、相位噪聲和抖動等特性。

應用信息與設計要點

典型應用電路

典型應用電路中，主參考時鐘輸入在CLKin0/0，輔助參考時鐘驅動CLKin1/1。連接到OSCin/OSCin*端口的VCXO配置為交流耦合單端驅動器。LD引腳可以編程為輸出鎖定檢測信號，當鎖定丟失時，拉低GOE引腳，使所有時鐘輸出禁用。

環路濾波器設計

每個PLL都需要一個專用的環路濾波器。PLL1的環路濾波器應連接到CPout1引腳，建議總閉環帶寬在10 Hz至200 Hz范圍內。PLL2的電荷泵直接連接到可選的內部環路濾波器組件，設計時應確保環路在VCO的整個應用特定調諧范圍內穩定。

電源供應和熱管理

建議將時鐘輸出的電源引腳連接到專用電源平面，其他電源引腳連接到第二個電源平面。由于設備的功耗可能較高，需要注意熱管理，確保芯片溫度不超過125 °C。可以通過在PCB上設計熱焊盤和多個過孔到接地層，以及在PCB另一側添加銅區域等方式來散熱。

晶體振蕩器實現

LMK04000系列支持離散實現的振蕩器驅動OSCin端口引腳。在選擇晶體時，需要指定總負載電容，該電容由調諧電容、OSCin引腳的輸入電容和PCB的雜散電容組成。

時鐘輸出端接

在端接時鐘驅動器時，應遵循傳輸線理論進行良好的阻抗匹配，以防止反射。不同類型的輸出（LVDS、LVPECL、LVCMOS）有不同的端接方式，如LVDS驅動器需要閉合電流回路，LVPECL驅動器需要接地的直流路徑等。

編程與配置

通用編程信息

LMK040xx設備使用多個32位寄存器進行編程。每個寄存器由4位地址字段和28位數據字段組成。編程時，LE信號應保持低電平，串行數據在CLK信號的上升沿時鐘輸入。編程完成后，CLKuWire、DATAuWire和LEuWire信號應返回低電平。

推薦編程順序

推薦的編程順序是先將R7的復位位設置為1，確保設備處于默認狀態。然后按順序編程寄存器，最后編程R15。

寄存器功能

各個寄存器控制著設備的不同功能，如時鐘輸出的分頻、延遲、使能，PLL的參數設置，參考時鐘的選擇等。

總結

LMK04000系列時鐘抖動清理器憑借其級聯PLL架構、超低抖動性能、豐富的功能和廣泛的應用領域，為電子工程師提供了一個強大的時鐘解決方案。在設計過程中，需要根據具體應用需求合理配置寄存器、設計環路濾波器、處理電源和熱管理等問題，以充分發揮該系列產品的優勢。你在使用類似產品時遇到過哪些問題呢？歡迎在評論區分享交流。