伦伦影院久久影视,天天操天天干天天射,ririsao久久精品一区 ,一本大道香蕉大久在红桃,999久久久免费精品国产色夜,色悠悠久久综合88,亚洲国产精品久久无套麻豆,亚洲香蕉毛片久久网站,一本一道久久综合狠狠老

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在vivado用ila進行debug調試

FPGA設計論壇 ? 來源:FPGA設計論壇 ? 2026-01-15 14:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在vivado頁面中搜索ila IP核,然后雙擊打開。

81dc8dae-f05a-11f0-92de-92fbcf53809c.png

點擊中間這個。

824ab89c-f05a-11f0-92de-92fbcf53809c.png

其中1是添加幾個觀察信號,2是采樣深度。1根據自己要觀察的信號進行選擇,2一般越大越好。

82ab8582-f05a-11f0-92de-92fbcf53809c.png

點擊1,然后可以在2處選擇信號的寬度,一般根據所配置的寄存器寬度進行填寫。

830f1b10-f05a-11f0-92de-92fbcf53809c.png

其他選項一般保持默認即可。然后點擊OK,進行添加ila。

點擊所添加的ila。

836ee4dc-f05a-11f0-92de-92fbcf53809c.png

打開.voe文件。

83cca68a-f05a-11f0-92de-92fbcf53809c.png

可以查看到生成后的參考代碼。

842d5778-f05a-11f0-92de-92fbcf53809c.png

復制下來添加到需要觀察的信號的.v文件中,進行連接。

我這個是示例,根據自身需要觀察的信號進行連接。

8491a750-f05a-11f0-92de-92fbcf53809c.png

添加好后,生成bit流文件,然后導出,打開vitis文件。重新加載bsp。

84ef6bf6-f05a-11f0-92de-92fbcf53809c.png

然后點擊vitis左上角的小錘子,然后編譯。

854daffe-f05a-11f0-92de-92fbcf53809c.png

都進行編譯

85b4b9d8-f05a-11f0-92de-92fbcf53809c.png

點擊小瓢蟲進入調試模式,等加載好后再進行下一步操作。

861331de-f05a-11f0-92de-92fbcf53809c.png

進入調試模式后先不要動vitis。

進入vivado,點擊自動連接。

8677fefc-f05a-11f0-92de-92fbcf53809c.png

下面可以添加觸發信號。

86d4e0b8-f05a-11f0-92de-92fbcf53809c.png

上面添加待觀察信號。

87336994-f05a-11f0-92de-92fbcf53809c.png

點擊開始,等待捕捉波形。

8791c23c-f05a-11f0-92de-92fbcf53809c.png

點擊vitis的調試模式下的運行鍵。

87efdaca-f05a-11f0-92de-92fbcf53809c.png

出現波形,捕捉成功。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 調試
    +關注

    關注

    7

    文章

    650

    瀏覽量

    35799
  • IP核
    +關注

    關注

    4

    文章

    344

    瀏覽量

    52038
  • Vivado
    +關注

    關注

    19

    文章

    859

    瀏覽量

    71270

原文標題:如何在vivado用ila進行debug調試

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    vivado ILA 實現在線調試功能報錯,顯示沒有添加ILA,怎么解決?

    在使用vivadao在線調試功能時,對需要抓的信號MARK DEBUG,調用了ILA測試核,添加了時鐘約束,但是總是顯示no nets matched的warning,最后燒到片子里界面沒有跳轉到在線
    發表于 06-08 11:19

    vivado ILA在線調試求助

    在用Vivado實現某個工程時,功能仿真正確,時序滿足要求,比特流也能生成,但是在ILA調試和下板子時,無法得到正確的結果信號,請問各位大神可能是什么問題?
    發表于 12-11 11:10

    ILA存在時實施失敗

    當我有一個ILA核心存在時,我的設計通常會失敗,我在程序框圖中標記了網絡上的調試。我注意到當Vivado使用調試向導修改xdc文件時,存在這種約束set_property
    發表于 10-29 14:12

    為什么在ILA中找不到信號?

    你好這是我第一次嘗試添加ILA調試loigc。在Vivado我添加了ILA IP核 ila_0 ila
    發表于 10-10 05:57

    Arty是否有可能不支持ILA調試

    大家好,我在使用Arty(Artix 7 FPGA)進行調試時遇到了一些麻煩。背景:我使用ILA在Zybo(Zynq)和Nexys 4 DDR(也是Artix 7)上調試我的程序,一切
    發表于 08-26 15:20

    Vivado+FPGA:如何使用Debug Cores(ILA)在線調試

    Vivado下在線調試是利用ILA進行的,Xilinx官方給出了一個視頻,演示了如何使用Vivado
    發表于 02-08 08:52 ?3378次閱讀

    Vivado中使用debug工具步驟與調試技巧

    在ISE中稱為ChipScope而Vivado中就稱為in system debug。下面就介紹Vivado中如何使用debug工具。 Debug
    發表于 11-17 14:05 ?6.4w次閱讀
    <b class='flag-5'>Vivado</b>中使用<b class='flag-5'>debug</b>工具步驟與<b class='flag-5'>調試</b>技巧

    xilinx vivado zynq pldma PL部分ILA調試

    PL部分調試,作為PL DMA的控制APB總線,將其設置為Mark Debug,如下圖所示。綜合完成,不進行implemention,在綜合菜單下面找到“Set Up Debug”,
    發表于 11-28 15:46 ?8680次閱讀

    引入增量編譯流程進行調試的好處與步驟

    了解使用Vivado 2016.1中引入的增量編譯流程進行調試的好處,以及在使用增量編譯實現時添加/刪除/修改ILA內核所需的步驟。
    的頭像 發表于 11-30 06:19 ?3603次閱讀
    引入增量編譯流程<b class='flag-5'>進行</b><b class='flag-5'>調試</b>的好處與步驟

    如何使用Vivado Logic Analyzer與邏輯調試IP進行交互

    了解Vivado中的Logic Debug功能,如何將邏輯調試IP添加到設計中,以及如何使用Vivado Logic Analyzer與邏輯調試
    的頭像 發表于 11-30 06:22 ?4005次閱讀

    使用ECO進行調試有哪些好處

    了解使用Vivado 2016.1中引入的ECO流程進行調試的好處,以及在ECO布局中替換ILA調試探針所需的步驟。
    的頭像 發表于 11-29 06:01 ?4461次閱讀
    使用ECO<b class='flag-5'>進行</b><b class='flag-5'>調試</b>有哪些好處

    如何使用Vivado在設備啟動時進行調試

    了解如何使用Vivado在設備啟動時及其周??圍進行調試。 你也會學習 使用Vivado 2014.1中引入的Trigger at Startup功能來配置和預先安裝a
    的頭像 發表于 11-22 07:05 ?5172次閱讀

    Vivado調試ILA debug結果也許不對

    FPGA的調試是個很蛋疼的事,即便Vivado已經比ISE好用了很多,但調試起來依舊蛋疼。即便是同一個程序,FPGA每次重新綜合、實現后結果都多多少少會有所不同。而且加入到ila中的數
    的頭像 發表于 03-08 17:35 ?1.3w次閱讀

    關于Vivado中三種操作Debug的方式

    Vivado中提供了多種Debug的操作方式,下面就來總結一下: 1. 代碼中例化ILA IP核 第一種,直接例化ILA IP核: 需要探測多少個信號,信號的位寬是多少,直接選擇即可:
    的頭像 發表于 11-11 17:07 ?1.2w次閱讀
    關于<b class='flag-5'>Vivado</b>中三種操作<b class='flag-5'>Debug</b>的方式

    Vivado使用技巧:debug仿真設計的三種調試方法

    源代碼級別調試 Vivado Simulator提供了在仿真過程中debug設計的特性,通過為源代碼添加一些可控制的執行條件來檢查出問題的地方。總的來說有三種調試方法: 1.使用Ste
    的頭像 發表于 12-29 15:57 ?1.8w次閱讀
    <b class='flag-5'>Vivado</b>使用技巧:<b class='flag-5'>debug</b>仿真設計的三種<b class='flag-5'>調試</b>方法