DP83847 DsPHYTER II：單10/100以太網(wǎng)收發(fā)器的全面解析

在當今的網(wǎng)絡(luò)通信領(lǐng)域，以太網(wǎng)收發(fā)器扮演著至關(guān)重要的角色。DP83847 DsPHYTER II作為一款全功能的單物理層設(shè)備，以其卓越的性能和豐富的功能，為10/100 Mb/s以太網(wǎng)家庭或辦公室解決方案提供了理想的選擇。下面將對其進行詳細解析。

文件下載：dp83847.pdf

一、概述

DP83847集成了PMD子層，能夠支持10BASE - T和100BASE - TX以太網(wǎng)協(xié)議，可通過3類（10 Mb/s）或5類非屏蔽雙絞線電纜進行數(shù)據(jù)傳輸。它設(shè)計的初衷是為了方便實現(xiàn)10/100 Mb/s以太網(wǎng)解決方案，通過外部變壓器與雙絞線介質(zhì)接口，同時通過IEEE 802.3u標準媒體獨立接口（MII）直接與MAC設(shè)備接口，確保了不同廠商產(chǎn)品之間的互操作性。

該設(shè)備采用了片上數(shù)字信號處理（DSP）技術(shù)和數(shù)字鎖相環(huán)（PLLs），與模擬解決方案相比，在所有操作條件下都能實現(xiàn)強大的性能，增強了抗噪聲能力，并減少了外部組件數(shù)量。

二、應用與特性

2.1 應用場景

主要應用于主板嵌入式局域網(wǎng)應用，為各種設(shè)備提供穩(wěn)定的網(wǎng)絡(luò)連接。

2.2 特性亮點

• 低功耗設(shè)計：采用3.3V、0.18μm CMOS技術(shù)，典型功耗小于351mW，同時具備5V容忍I/O，支持5V/3.3V MAC接口。
• 協(xié)議支持：兼容IEEE 802.3 ENDEC、10BASE - T收發(fā)器和濾波器，以及IEEE 802.3u PCS、100BASE - TX收發(fā)器和濾波器。
• 自動協(xié)商：支持IEEE 802.3兼容的自動協(xié)商功能，能夠自動選擇最佳的工作模式。
• 輸出控制：輸出邊緣速率控制消除了發(fā)送輸出的外部濾波需求，同時具備基線漂移補償功能。
• LED支持：提供LED支持，可指示鏈路、接收、發(fā)送、雙工、速度和沖突等狀態(tài)。
• 寄存器訪問：通過單個寄存器訪問即可獲取完整的PHY狀態(tài)信息。
• 環(huán)回測試：支持10/100 Mb/s數(shù)據(jù)包環(huán)回和內(nèi)置自測試（BIST）功能，方便進行系統(tǒng)診斷。
• 封裝形式：采用56引腳LLP封裝，尺寸為(9w) x (9l) x (.75h) mm。

三、引腳描述

DP83847的引腳可分為多個接口類別，下面對幾個重要接口進行詳細介紹。

3.1 MII接口

MII接口用于PHY設(shè)備與MAC設(shè)備之間的通信，包含多個信號引腳，如MDC、MDIO等。MDC為管理數(shù)據(jù)時鐘，最大時鐘速率為25 MHz；MDIO為雙向管理指令/數(shù)據(jù)信號，需要一個1.5 kΩ上拉電阻。

3.2 10/100 Mb/s PMD接口

該接口包含差分發(fā)送輸出TD +、TD - 和差分接收輸入RD -、RD +，可自動配置以適應10BASE - T或100BASE - TX信號類型。

3.3 時鐘接口

由X1和X2引腳組成，X1為25 MHz參考時鐘輸入，X2為25 MHz參考時鐘輸出。

3.4 特殊連接

RBIAS引腳需連接一個10.0k 1%的電阻到GND，C1引腳附近需放置10uF（首選鉭電容）和0.1uF的并聯(lián)電容并連接到GND。

3.5 LED接口

提供多個LED輸出引腳，如LED_DPLX/PHYAD0、LED_COL/PHYAD1等，用于指示不同的狀態(tài)信息。

3.6 復位引腳

RESET引腳為低電平有效輸入，將該引腳拉低至少160 μs可強制進行復位操作，使所有內(nèi)部寄存器重新初始化為默認狀態(tài)。

四、配置選項

4.1 自動協(xié)商

自動協(xié)商功能允許兩個設(shè)備之間交換配置信息，并自動選擇雙方支持的最高性能操作模式。DP83847支持四種不同的以太網(wǎng)協(xié)議，可通過內(nèi)部寄存器訪問或AN_EN、AN1和AN0引腳進行控制。自動協(xié)商的優(yōu)先級順序為：100BASE - TX全雙工（最高優(yōu)先級）> 100BASE - TX半雙工 > 10BASE - T全雙工 > 10BASE - T半雙工（最低優(yōu)先級）。

4.2 PHY地址與LED

5個PHY地址輸入引腳與LED引腳共享，可設(shè)置32種可能的PHY地址。LED輸出的極性會根據(jù)PHY地址輸入的狀態(tài)進行自適應調(diào)整，以簡化實現(xiàn)過程。

4.3 半雙工與全雙工

DP83847支持10 Mb/s和100 Mb/s速度下的半雙工和全雙工操作。在半雙工模式下，依靠CSMA/CD協(xié)議處理沖突和網(wǎng)絡(luò)訪問；在全雙工模式下，可同時進行發(fā)送和接收操作，內(nèi)部碰撞檢測和報告功能將被禁用。

4.4 MII隔離模式

可通過寫入BMCR寄存器的第10位或設(shè)置物理地址為0來進入MII隔離模式。在該模式下，DP83847對TXD[3:0]、TX_EN和TX_ER輸入的數(shù)據(jù)包數(shù)據(jù)不響應，TX_CLK、RX_CLK等輸出呈現(xiàn)高阻抗。

4.5 環(huán)回模式

通過設(shè)置基本模式控制寄存器（BMCR）的第14位可啟用環(huán)回測試模式，該模式可將MII發(fā)送數(shù)據(jù)路由到MII接收輸出，方便進行系統(tǒng)診斷。

4.6 BIST

內(nèi)置自測試（BIST）電路可用于測試發(fā)送和接收數(shù)據(jù)路徑的完整性，通過比較環(huán)回數(shù)據(jù)與BIST線性反饋移位寄存器（LFSR）生成的偽隨機序列來確定測試結(jié)果。

五、功能描述

5.1 802.3u MII

DP83847采用了IEEE 802.3u標準規(guī)定的媒體獨立接口（MII），包括串行MII管理接口和4位寬MII數(shù)據(jù)接口。串行管理接口用于配置和控制多個PHY設(shè)備，數(shù)據(jù)接口則用于PHY與上層（MAC）之間的數(shù)據(jù)傳輸。

5.2 100BASE - TX發(fā)送器

由多個功能塊組成，將MII提供的同步4位數(shù)據(jù)轉(zhuǎn)換為加擾的MLT - 3 125 Mb/s串行數(shù)據(jù)流。具體包括代碼組編碼和注入、加擾器、NRZ到NRZI編碼器以及二進制到MLT - 3轉(zhuǎn)換器/通用驅(qū)動器等功能塊。

5.3 100BASE - TX接收器

同樣包含多個功能塊，將加擾的MLT - 3 125 Mb/s串行數(shù)據(jù)流轉(zhuǎn)換為同步4位數(shù)據(jù)提供給MII。具有輸入和基線漂移補償、信號檢測、數(shù)字自適應均衡等功能。

5.4 10BASE - T收發(fā)器模塊

符合IEEE 802.3標準，支持半雙工和全雙工模式，具備碰撞檢測、心跳信號、環(huán)回、喋喋不休檢測和鏈路完整性監(jiān)測等功能。

六、復位操作

DP83847可通過硬件或軟件進行復位。硬件復位是在正常操作期間向RESET引腳施加至少160 μs的低脈沖；軟件復位則是設(shè)置基本模式控制寄存器的復位位。需要注意的是，在設(shè)備上電/初始化時必須進行硬件復位，以確保設(shè)備正常運行。

七、寄存器塊

DP83847包含多個寄存器，如基本模式控制寄存器（BMCR）、基本模式狀態(tài)寄存器（BMSR）等。這些寄存器用于控制和監(jiān)測設(shè)備的各種功能和狀態(tài)，不同的寄存器位具有不同的功能和默認值。

八、電氣規(guī)格

8.1 絕對最大額定值

• 電源電壓（VCC）：-0.5 V至4.2 V
• DC輸入電壓（VIN）：-0.5V至5.5V
• DC輸出電壓（VOUT）：-0.5V至5.5V
• 存儲溫度（TSTG）：-65°C至150°C
• 引腳溫度（TL）：240°C（焊接，10秒）
• ESD額定值：2.0 kV（RZAP = 1.5k，CZAP = 120 pF）

8.2 推薦工作條件

• 電源電壓（VCC）：3.3 Volts ± 0.3V
• 環(huán)境溫度（TA）：0至70°C
• 最大芯片溫度（Tj）：150°C

九、總結(jié)

DP83847 DsPHYTER II作為一款高性能的單10/100以太網(wǎng)收發(fā)器，具有豐富的功能和良好的電氣性能。在設(shè)計過程中，工程師需要根據(jù)具體的應用需求，合理配置引腳、寄存器和相關(guān)參數(shù)，同時注意復位操作和電氣規(guī)格的要求，以確保設(shè)備的穩(wěn)定運行。希望通過本文的介紹，能幫助電子工程師更好地理解和應用DP83847。你在使用DP83847的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。