DP83848C/I/VYB/YB：高性能10/100 Mb/s以太網物理層收發器的深度解析

在當今數字化時代，以太網連接的需求呈爆炸式增長，各種設備對以太網連接的穩定性、性能和適應性提出了更高要求。德州儀器（TI）的DP83848C/I/VYB/YB系列PHYTER?單端口10/100 Mb/s以太網物理層收發器，正是為應對這些挑戰而精心設計的。今天，我們就來深入探討這款產品的特性、應用及設計要點。

文件下載：dp83848vyb.pdf

產品概述

DP83848C/I/VYB/YB系列產品具備多個突出特性，使其在惡劣環境和多樣化應用場景中脫穎而出。它采用低功耗3.3 - V、0.18 - μm CMOS技術，典型功耗低于270 mW，能有效降低能源消耗。支持3.3 - V MAC接口和Auto - MDIX功能，可自動適應不同的網線連接方式，無需手動干預。此外，它還具備能量檢測模式，能在無數據傳輸時進入低功耗狀態，進一步節省能源。

該系列產品的溫度適應范圍廣泛，從商業級的0°C - 70°C，到工業級的 - 40°C - 85°C，再到擴展級的 - 40°C - 105°C，甚至極端級的 - 40°C - 125°C，都能穩定工作，這使得它非常適合汽車、工業控制和一般嵌入式應用等對溫度要求苛刻的場景。

關鍵特性剖析

自動協商功能

自動協商功能是DP83848VYB的一大亮點。它通過快速鏈路脈沖（FLP）突發信號，在鏈路兩端設備之間交換配置信息，自動選擇雙方都支持的最高性能操作模式。這一功能可通過內部寄存器訪問或AN_EN、AN1和AN0引腳進行控制。

在引腳控制方面，AN_EN、AN0和AN1引腳的狀態決定了設備是強制進入特定模式，還是通過自動協商來通告特定的能力。例如，當AN_EN為高電平時，啟用自動協商；為低電平時，則進入強制模式。而AN0和AN1引腳則根據不同的電平組合，控制設備的強制或通告操作模式。

在寄存器控制方面，基本模式控制寄存器（BMCR）可用于啟用、禁用和重啟自動協商過程。自動協商廣告寄存器（ANAR）則用于設置設備要通告的能力。通過這些寄存器的配合，設備能靈活地適應不同的網絡環境。

Auto - MDIX功能

Auto - MDIX功能默認啟用，它利用自動協商來確定數據傳輸和接收的正確配置，并自動選擇合適的MDI對進行MDI/MDIX操作。該功能使用隨機種子來控制交叉電路的切換，符合IEEE 802.3自動協商和交叉規范。通過PHYCR（19h）寄存器的位[15:14]，可以對其進行配置。需要注意的是，在強制模式下，Auto - MDIX功能將無法正常工作。

LED接口

DP83848VYB支持三個可配置的發光二極管（LED）引腳，分別為LED_LINK、LED_SPEED和LED_ACT/COL。這些LED可用于指示鏈路狀態、數據速率、活動狀態和碰撞狀態等信息。通過PHY控制寄存器（PHYCR）的位[6:5]，可以選擇不同的LED配置模式。

在不同模式下，LED的功能有所不同。例如，在模式1中，LED_LINK指示鏈路狀態，鏈路正常時亮起；LED_SPEED指示數據速率，100 Mb/s時亮起，10 Mb/s時熄滅；LED_ACT/COL指示活動狀態，有活動時亮起。而在模式2和模式3中，LED_LINK除了指示鏈路狀態外，還會在有活動時閃爍。

內部回環和BIST功能

內部回環模式可通過設置基本模式控制寄存器（BMCR）的位14來啟用。在該模式下，MII發送數據將被路由到MII接收輸出，方便進行系統診斷。需要注意的是，設置該位可能會導致解擾器失去同步，產生500 μs的“死區時間”。

內置自測試（BIST）電路可用于測試發送和接收數據路徑的完整性。它通過獨立的發送和接收路徑，生成偽隨機序列并進行比較，以確定測試結果。用戶可以通過PHY控制寄存器（PHYCR）的PSR_15位選擇9位或15位的偽隨機序列。

設備功能模式

MII接口

MII接口是DP83848VYB連接PHY設備和MAC的重要接口。它包括接收總線和發送總線，以及各種控制和狀態信號，可實現數據的同步傳輸。在10 Mb/s和100 Mb/s操作模式下，接收時鐘分別為2.5 MHz和25 MHz。

RMII接口

RMII接口是一種簡化的媒體獨立接口，使用較少的引腳連接PHY設備和MAC。它以50 - MHz的RMII_REF時鐘進行數據傳輸，每次傳輸2位數據。該接口還提供了RX_DV信號，方便恢復接收數據。為了容忍參考時鐘和恢復時鐘之間的頻率差異，接收RMII功能包括一個可編程彈性緩沖區，可根據預期的數據包大小和時鐘精度進行編程，以支持不同大小的數據包。

10 Mb串行網絡接口（SNI）

SNI接口為僅支持10 - Mb的設備提供了簡單的串行數據接口。它使用單獨的發送和接收路徑，以10 MHz的時鐘速率進行串行數據傳輸。該接口使用TX_CLK、TX_EN、TXD[0]、RX_CLK、RXD[0]、CRS和COL等引腳。

PHY地址和MII隔離模式

DP83848VYB可通過5個PHY地址輸入引腳設置32種可能的PHY地址。這些地址信息在設備上電和硬件復位時被鎖存到PHYCR寄存器中。將物理地址設置為0可使設備進入MII隔離模式，在該模式下，設備不響應TXD[3:0]和TX_EN引腳的數據包數據，但仍會響應所有管理事務。

編程與內存管理

編程實現

在編程方面，DP83848VYB的100BASE - TX發送器和接收器都包含多個功能模塊。發送器包括代碼組編碼器、加擾器、NRZ到NRZI編碼器和二進制到MLT - 3轉換器等模塊，將同步4位半字節數據轉換為加擾的MLT - 3 125 Mb/s串行數據流。接收器則將串行數據流轉換回同步4位半字節數據。

內存管理

DP83848VYB的寄存器分為基本寄存器和擴展寄存器。基本寄存器包括基本模式控制寄存器（BMCR）、基本模式狀態寄存器（BMSR）等，用于控制設備的基本操作和狀態。擴展寄存器則提供了更多的功能控制和狀態信息，如PHY狀態寄存器（PHYSTS）、MII中斷控制寄存器（MICR）等。

應用設計要點

典型應用電路

在典型應用中，DP83848的輸入電壓Vin為3.3 V，輸出電壓Vout為Vcc - 0.5 V。時鐘輸入方面，MII模式需要25 MHz時鐘，RMII模式需要50 MHz時鐘。

對于10/100 Mb/s雙絞線接口，推薦使用特定的變壓器，如Pulse H1102、Pulse H2019等。同時，要注意PCB和組件特性的變化可能會影響電路性能，因此需要進行實際測試。

時鐘輸入要求

時鐘輸入對設備的性能至關重要。DP83848VYB支持外部CMOS電平振蕩器源或晶體諧振器設備。在使用振蕩器時，X1引腳應連接到時鐘源，X2引腳浮空。對于25 MHz和50 MHz的振蕩器，有相應的頻率公差、穩定性、上升/下降時間、抖動和對稱性等要求。在使用晶體時，推薦使用25 - MHz、并聯、20 - pF負載的晶體諧振器，并根據晶體供應商的建議設置負載電容。

電源反饋電路

為確保設備正常工作，需要在PFBOUT引腳附近放置10 μF和0.1 μF的并聯電容，并將PFBIN1、PFBIN2等引腳連接到PFBOUT引腳，每個引腳還需連接一個0.1 μF的小電容。

電源管理

電源管理方面，PWRDOWN_INT引腳可用于控制設備的電源狀態。默認情況下，該引腳作為電源關斷輸入；通過設置MICR寄存器的INT_OE位，可將其配置為中斷輸出。在電源關斷控制模式下，將PWRDOWN_INT引腳拉低可使設備進入電源關斷模式；在中斷機制方面，通過設置MICR和MISR寄存器，可實現中斷功能的控制和監測。

布局設計

布局設計對設備的性能也有重要影響。在PCB布局時，應將49.9 - Ω、1%電阻和0.1 - μF去耦電容放置在PHYTER TD±和RD±引腳附近，并通過過孔直接連接到Vdd平面。避免在信號跡線上出現短截線，尤其是差分信號對，要確保跡線長度平行且匹配。同時，信號跡線不應跨越電源或接地平面的分割，以避免影響信號質量和產生EMI問題。

總結

DP83848C/I/VYB/YB系列以太網物理層收發器以其豐富的功能、廣泛的溫度適應范圍和良好的性能，為各種以太網應用提供了可靠的解決方案。在設計過程中，我們需要深入理解其各項特性和功能，合理選擇應用電路和布局設計，以確保設備在不同場景下都能穩定、高效地工作。希望通過本文的介紹，能幫助各位工程師更好地掌握這款產品的設計要點，為實際項目帶來更多的便利和價值。你在使用這款產品的過程中，遇到過哪些有趣的問題或挑戰呢？歡迎在評論區分享你的經驗。