詳解DS90UR907Q-Q1：FPD-Link到FPD-Link II轉換器的卓越之選

在當今的電子設計領域，高速數據傳輸和信號處理的需求日益增長。對于汽車顯示等應用場景，穩定、高效且低電磁干擾（EMI）的數據傳輸解決方案至關重要。德州儀器（TI）的DS90UR907Q-Q1轉換器，作為一款專門設計用于將FPD-Link轉換為FPD-Link II的器件，為我們提供了一個優秀的選擇。今天，我們就來深入探討一下這款器件的特點、應用以及設計要點。

文件下載：ds90ur907q-q1.pdf

器件概述

DS90UR907Q-Q1能夠支持5 - 65 MHz的頻率范圍，對應的串行鏈路速率為140 Mbps至1.82 Gbps。它可以將4個LVDS數據/控制流和1個LVDS時鐘對（FPD-Link）轉換為高速串行接口（FPD-Link II），通過單對傳輸。這種串行總線方案具有諸多優勢，比如消除了時鐘和數據之間的偏斜問題，減少了連接器引腳數量，降低了互連的尺寸、重量和成本，同時也簡化了PCB布局。此外，內部的直流平衡編碼支持交流耦合互連，進一步提升了信號傳輸的穩定性。

主要特性

數據傳輸與轉換

• 多通道輸入：具備5通道（4數據 + 1時鐘）的FPD-Link接收器輸入，可處理豐富的數據信息。
• 高效轉換：能夠將FPD-Link接口的27位數據（24位高速數據和3位低速視頻控制信號）通過單對FPD-Link II串行傳輸，并且串行流中包含嵌入式時鐘和直流平衡信息，增強了信號質量。

  兼容性與靈活性

• 向后兼容：該器件不僅適用于DS90UR908Q或DS90UR906Q，還能與前代的FPD-Link II設備兼容，為不同的系統設計提供了便利。
• 模式可選：可在24位色彩模式（VS、HS、DE編碼在串行流中）或18位色彩模式下工作，滿足多樣化的應用需求。
• 配置方式多樣：可以通過外部引腳或可選的串行控制總線進行配置，方便工程師根據具體設計進行靈活調整。

  信號質量與EMI控制

• VOD選擇：支持通過VODSEL引腳選擇差分輸出電壓，在高噪聲環境或長電纜應用中，可提高輸出電壓以增強信號強度。
• 去加重功能：De-Emph引腳可控制去加重功能，補償電纜傳輸損耗，提升信號質量。同時，TI建議在使用去加重時將VODSEL設置為高電平，以避免過度的信號衰減。
• 低EMI設計：采用低電壓差分信號和擴頻時鐘兼容性，有效降低了與顯示數據傳輸相關的電磁干擾。

  節能特性

• 掉電模式：通過PDB輸入引腳可以使器件進入掉電模式，在顯示不需要時節省功耗。此時，驅動器輸出呈現0V VOD狀態，同時可選的串行總線控制寄存器會被復位。
• 停止時鐘功能：當RxCLKIN停止時，器件進入低功耗睡眠狀態。當輸入時鐘頻率低于3 MHz時，檢測到停止條件，時鐘保持靜態低或高狀態。再次啟動RxCLKIN時，器件會鎖定有效輸入時鐘并繼續傳輸數據，且可選的串行總線控制寄存器的值會被保留。

應用與實現

應用場景

DS90UR907Q-Q1和DS90UR908Q芯片組主要用于主機（圖形處理器）和顯示器之間的接口，支持24位色彩深度（RGB888）和高達1024 × 768的顯示格式。在RGB888應用中，可通過串行鏈路支持24位顏色數據、像素時鐘（PCLK）和三個控制位（VS、HS和DE），PCLK速率范圍為5 - 65 MHz。此外，該芯片組也可用于18位色彩應用，還能從主機向顯示器發送三到六個通用信號。

設計要點

• 上電要求：VDD（ $V{DDn}$ 和 $V{DDIO}$ ）電源斜坡應在1.5 ms內單調上升。如果上升時間較慢，則需要在PDB引腳添加電容，以確保PDB信號在所有VDD達到推薦工作電壓后到達。當PDB引腳連接到VDDIO時，建議使用10 kΩ上拉電阻和22 μF電容接地來延遲PDB輸入信號。
• 傳輸介質：該器件適用于點對點配置，可通過PCB走線或雙絞線電纜進行連接。內部提供終端電阻，為信號傳輸提供了干凈的環境。LVDS互連應呈現100 Ω的差分阻抗，建議使用匹配差分阻抗的電纜和連接器，以減少阻抗不連續性。根據噪聲環境和應用需求，可選擇屏蔽或非屏蔽電纜。
• 典型應用：在典型的65 MHz 24位彩色顯示應用中，FPD-Link接口的LVDS輸入需要外部100 Ω終端電阻，FPD-Link II的LVDS輸出需要100 nF交流耦合電容。線路驅動器包含內部終端電阻，電源引腳附近應放置旁路電容，至少使用四個0.1 μF電容和一個4.7 μF電容進行本地旁路。系統GPO信號可控制PDB和BISTEN引腳，根據電纜長度和應用需求設置VODSEL和De-Emphasis值。

編程與測試

可選串行總線控制

DS90UR907Q-Q1可通過與I2C協議兼容的串行控制總線進行配置。默認情況下，I2C寄存器reg_0x00'h設置為00'h，所有配置由控制/跳線引腳完成。向reg_0x00'h寫入01'h可啟用寄存器配置，此時會覆蓋控制/跳線引腳的設置。多個設備可以共享串行控制總線，因為支持多個地址。

內置自測試（BIST）

可選的全速內置自測試（BIST）功能可用于測試高速串行鏈路，在原型階段、設備生產、系統內測試和系統診斷中非常有用。在BIST模式下，只需輸入時鐘和對DS90UR907Q及解串器的BISTEN輸入引腳進行控制。DS90UR907Q輸出測試模式（PRBS7）并驅動鏈路，解串器檢測PRBS7模式并監控錯誤。PASS輸出引腳會根據檢測結果進行切換，高電平表示無錯誤，低電平表示檢測到一個或多個錯誤。測試持續時間由施加到解串器BISTEN引腳的脈沖寬度控制。

電源與布局建議

電源供應

VDD（ $V{DDn}$ 和 $V{DDIO}$ ）電源斜坡應在1.5 ms內單調上升。如果上升時間較慢，需要在PDB引腳添加電容，確保PDB信號在所有VDD達到推薦工作電壓后到達。當PDB引腳連接到VDDIO時，建議使用10 kΩ上拉電阻和大于10 μF的電容接地來延遲PDB輸入信號。在所有電源電壓達到穩態值之前，不要驅動任何輸入。

布局設計

• PCB布局與電源系統：為LVDS設備設計電路板布局和堆疊，提供低噪聲電源。使用薄電介質（2 - 4 mils）的電源/接地夾層，可提高電源系統性能，降低電感寄生效應。建議使用表面貼裝電容，多個電容時，小值電容應靠近引腳放置。在電源入口處使用大的大容量電容（50 - 100 μF），以平滑低頻開關噪聲。
• LVDS互連：使用100 Ω耦合差分對，遵循S/2S/3S規則進行間距設置。盡量減少過孔數量，在高于500 Mbps的線路速度下使用差分連接器，保持走線平衡，最小化對內偏斜，并在TX輸出和RX輸入附近進行終端匹配。

總結

DS90UR907Q-Q1轉換器憑借其豐富的特性、良好的兼容性和高效的性能，為汽車顯示等應用提供了可靠的解決方案。在設計過程中，我們需要充分考慮其上電要求、傳輸介質、編程測試以及電源布局等方面的要點，以確保系統的穩定性和可靠性。希望通過本文的介紹，能幫助各位工程師更好地理解和應用這款器件，在實際設計中發揮出其最大的優勢。

各位工程師在使用DS90UR907Q-Q1的過程中，是否遇到過一些獨特的問題或者有一些特別的設計經驗呢？歡迎在評論區分享交流！