電子發燒友網綜合報道 嵌入式封裝，在當前功率模塊正在往更高功率密度，更高效率的趨勢下，成為了行業內一個重要的技術趨勢。近期國內功率半導體廠商派恩杰也基于嵌入式封裝技術推出了功率模塊解決方案。

緯湃科技此前在一場研討會上表示，在電氣性能方面，PCB具有天然的優勢，比如可以進行多層布線，通過控制線間距及層間距減少EMC的影響；PCB使用的絕緣材料可以滿足400V至1000V高壓絕緣的要求；埋入PCB的電子器件可以通過高散熱材料和合理的散熱層設計達到優秀的散熱性能。因此PCB嵌入功率芯片的技術用于功率模塊封裝具有極大的性能潛力。

根據緯湃的技術評估數據，首先在通過電流的能力上，傳統封裝的功率模塊大概是每29平方毫米芯片101A，而PCB嵌入式功率模塊中每29平方毫米芯片是142A，單位通流能力提升約40%，這也意味著相同電流輸出的情況下，功率芯片用量可以減少三分之一。在相同的功率輸出要求下，功率模塊的物料成本可以降低20%。

具體到逆變器的應用中，以800V逆變器、采用SiC功率芯片為例，逆變器采用嵌入式封裝SiC模塊后，相比采用框架式封裝的SiC模塊，逆變器的WLTC循環損耗減少60%，同時還能降低逆變器尺寸。

長期以來，傳統 Si 基功率模塊普遍采用引線鍵合二維平面封裝，憑借低成本、工藝成熟的優勢占據主流市場。但其核心短板 —— 寄生電感居高不下，在 SiC MOSFET 普及后愈發凸顯：傳統 62mm 功率模塊寄生電感高達 20nH，而 SiC MOSFET 的開關頻率是 Si IGBT 的 5~10 倍，對寄生電感的敏感度呈指數級提升，直接引發功率回路與驅動回路雙重風險。?

在功率回路中，高頻開關下寄生電感與器件寄生電容形成諧振回路，產生高頻振蕩；SiC 的高 di/dt 特性還會誘使寄生電感產生電壓過沖，不僅增加額外損耗，更可能突破器件耐受電壓閾值導致失效。在驅動回路中，寄生電感產生的感應電壓會拖慢驅動電壓響應速度，限制 SiC 高速開關優勢的發揮；同時引發柵極電壓振蕩，加劇橋臂串擾、誤開通風險，縮短柵氧層壽命，疊加功率回路損耗后，模塊散熱壓力急劇增大，成為高頻應用場景的核心瓶頸。?

當傳統封裝無法適配 SiC 器件的性能潛力時，嵌入式封裝（Chip Embedded Package）作為全新互連方案應運而生，以 “消除鍵合線” 為核心突破，成為解決寄生電感問題的關鍵路徑。

派恩杰嵌入式封裝的核心理念，是通過類PCB工藝將芯片電極以填銅盲孔垂直引至頂部多層電路，徹底消除鍵合線。這一架構變革帶來五大性能躍升：

1. 極低寄生電感：以填銅盲孔取代鍵合線，驅動回路寄生電感低至1.5nH，功率回路降至3nH，僅為傳統方案的1/10，從根本上消除高頻振蕩與電壓過沖。
2. 低結溫運行：寄生電感減小直接降低開關損耗，發熱量顯著下降。配合優化的熱傳導路徑，芯片工作結溫大幅降低，可靠性得到數量級提升。
3. 功率密度倍增：陶瓷基板的部分電流回路轉移至頂部多層電路，簡化了基板布線復雜度，使模塊尺寸大幅縮減。派恩杰嵌入式模塊占地面積不足銀行卡二分之一，功率密度實現革命性突破。
4. 高通流能力：填銅盲孔陣列與多層大面積銅電路的橫截面積遠超細長鍵合線，顯著降低頂層互聯電阻。同時，頂層銅電路提供更大散熱面，模塊電流等級得到質的提升，完美適配SiC MOSFET對高通流密度的需求。
5. 設計自由度高：多層電路設計使電極引出位置靈活可變，可兼容各類現行封裝引腳布局，并支持與驅動電路高度集成，進一步減小驅動回路寄生電感，實現"芯片-驅動-模塊"一體化設計。

除性能外，嵌入式封裝在量產能力和成本上同樣具備優勢。借鑒PCB拼板工藝，數十甚至上百個模塊可組成大面板同步加工，一次流程完成批量生產，單顆模塊加工時間與成本被大幅攤薄。成熟的PCB產業鏈已實現24小時自動化運行，最大限度降低人為失誤，確保生產穩定性與一致性，良品率與交付周期顯著優于傳統封裝。PCB加工擁有全球化的設備與材料供應鏈，充分的市場競爭帶來成本優勢與供應保障。依托這一成熟生態，嵌入式封裝可快速實現規模化商用，無需重建昂貴的專用產線。

基于嵌入式封裝技術，派恩杰推出的SiC功率模塊已實現驅動回路1.5nH、功率回路3nH的業界領先水平。其超緊湊尺寸與卓越電熱性能，為系統級效率提升與成本優化提供了全新路徑。

為拓展應用場景，派恩杰還提供表面鍍銅芯片解決方案，進一步降低模塊厚度與成本。下一代產品將搭載該技術，持續推動性能與成本的邊際優化。

嵌入式封裝破解了SiC MOSFET高頻應用中的寄生電感難題，在新能源汽車、光伏逆變、數據中心電源等SiC應用爆發的關鍵節點，這一技術不僅提供了高性能、高可靠、低成本的理想載體，更以類PCB工藝的可量產性，為產業規?；娲鷴咔辶苏系K。