ADC3541、ADC3542和ADC3543 （ADC354x） 系列器件是低噪聲、超低功耗、14 位、10 至 65 MSPS 的高速模數轉換器 （ADC）。這些器件專為低功耗而設計，可提供–155 dBFS/Hz的噪聲頻譜密度。ADC354x 提供出色的直流精度和 IF 采樣支持，使這些器件成為各種應用的絕佳選擇。高速控制環路受益于僅一個時鐘周期的短延遲。ADC在65 MSPS時僅消耗79 mW，并且功耗在較低采樣率下可以很好地擴展。

ADC354x 使用 SDR、DDR 或串行 CMOS 接口輸出數據，提供最低功耗的數字接口，并具有最大限度地減少數字互連數量的靈活性。這些器件是具有不同速度等級的引腳兼容系列。這些器件支持–40°C至+105?C的擴展工業溫度范圍。
*附件：adc3541.pdf

特性

• 14 位 10/25/65 MSPS ADC
• 本底噪聲：–155 dBFS/Hz
• 超低功耗，優化功率縮放：35 mW （10 MSPS） 至 84 mW （65 MSPS）
• 延遲：1 個時鐘周期
• INL：±0.6 LSB;DNL：±0.1 LSB
• 參考：外部或內部
• 輸入帶寬：900 MHz （3 dB）
• 工業溫度范圍：–40°C 至 +105°C
• 片上數字濾波器（可選）
  • 抽取 2、4、8、16、32
  • 32 位 NCO
• SDR/DDR 和串行 CMOS 接口
• 小尺寸：40-WQFN（5 mm × 5 mm）封裝
• 1.8V 單電源
• 光譜性能 （f 在 = 10 MHz）：
  • 信噪比：79.0 dBFS
  • SFDR：87 dBc HD2、HD3
  • SFDR：99 dBFS 最差支線
• 光譜性能 （f 在 = 64 兆赫）：
  • 信噪比：78.0 dBFS
  • SFDR：70 dBc HD2、HD3
  • SFDR：91 dBFS 最差支線

參數

方框圖

一、產品核心定位

ADC354x 系列（含 ADC3541/3542/3543）是德州儀器（TI）推出的 14 位低噪聲超低功耗高速模數轉換器（ADC）家族 ，采樣率覆蓋 10 MSPS（ADC3541）、25 MSPS（ADC3542）、65 MSPS（ADC3543），專為對功耗與精度均有高要求的場景設計，如高速數據采集、工業監測、軟件無線電（SDR）、雷達、光譜分析及智能電網等。其核心優勢在于超低功耗（10 MSPS 時 35 mW，65 MSPS 時 84 mW）、高動態性能（噪聲譜密度 - 155 dBFS/Hz）與超小封裝（5mm×5mm 40 引腳 WQFN），支持 - 40°C 至 + 105°C 工業寬溫范圍，適配空間受限且需長期穩定運行的工業與高端電子設備。

二、關鍵特性

1. 高精度與高動態性能

• 分辨率與線性度 ：
  • 14 位無失碼分辨率，微分非線性（DNL）最大 ±0.1 LSB（ADC3543）、±0.2 LSB（ADC3541/3542），積分非線性（INL）最大 ±0.6 LSB，確保信號轉換的線性精度，減少量化誤差。
  • 靜態誤差低：失調誤差最大 130 LSB（ADC3541/3542）、55 LSB（ADC3543），失調漂移低至 0.01 LSB/°C；增益誤差最大 0.7% FSR（外部 1.6V 參考），增益漂移 25-151 ppm/°C，長期穩定性優異。
• 動態指標 ：
  • 信噪比（SNR）：10 MHz 輸入時 79.0 dBFS（全系列），64 MHz 輸入時 78.0 dBFS（ADC3543），支持中頻（IF）采樣，適配高頻信號采集。
  • 無雜散動態范圍（SFDR）：10 MHz 輸入時 87 dBc（二次 / 三次諧波）、99 dBFS（最差雜散），64 MHz 輸入時 70 dBc（二次 / 三次諧波）、91 dBFS（最差雜散），有效抑制信號失真。
  • 模擬輸入帶寬：-3 dB 帶寬 900 MHz，有用帶寬達 120 MHz，支持寬頻信號直接采樣，減少前端信號調理電路復雜度。

2. 靈活的信號處理與接口

• 數字下變頻器（DDC） ：
  • 內置可編程抽取濾波器，支持 2/4/8/16/32 倍實抽取或復抽取，可降低輸出數據率（如 65 MSPS 采樣、8 倍復抽取后輸出 8.125 MSPS），減輕后端處理器負擔。
  • 32 位數控振蕩器（NCO）：支持信號頻率平移（頻率范圍 - FS/2 至 + FS/2），配合復抽取可實現中頻信號下變頻，簡化射頻前端設計；支持 mixer 相位反轉與 6 dB/3 dB 數字增益補償，抵消混頻衰減。
  • 濾波性能：復抽取時通帶帶寬約 80%，阻帶抑制≥85 dB；實抽取時通帶帶寬為復抽取的 1/2，適配不同信號帶寬需求。
• 數據接口 ：
  • 多模式輸出：支持 SDR（單數據率）、DDR（雙數據率）并行 CMOS 接口，及 2 線 / 1 線串行 CMOS 接口，靈活適配不同傳輸需求：
    • 并行接口：SDR 模式下每引腳輸出數據率最高 65 MHz，DDR 模式下最高 130 MHz，適合近距離高速傳輸。
    • 串行接口：2 線模式下每通道 8 路序列化（70 MBPS/lane），1 線模式下 16 路序列化（140 MBPS/lane），減少引腳數量，適配多器件級聯。
  • 低延遲：SDR/DDR 模式下僅 1 個時鐘周期延遲，串行模式下 1-2 個時鐘周期延遲，適配高速控制環路。

3. 低功耗與可靠性

• 超低功耗設計 ：
  • 功耗隨采樣率動態縮放：ADC3541（10 MSPS）僅 35 mW，ADC3542（25 MSPS）46 mW，ADC3543（65 MSPS）84 mW，且支持模塊級掉電（如時鐘緩沖器、參考放大器），掉電模式下功耗最低 5 mW，適配電池供電設備。
  • 單電源供電：模擬電源（AVDD）與數字接口電源（IOVDD）均為 1.8 V，無需多電壓域設計，簡化供電電路。
• 高抗干擾能力 ：
  • 輸入阻抗 8 kΩ（直流差分），共模抑制比（CMRR）＞100 dB，有效抑制人體或設備共模噪聲；集成 370 Hz 抗混疊低通濾波器，避免高頻噪聲干擾。
  • 自動調零（Auto-Zero）功能：ADC3541/3542 默認開啟，ADC3543 可通過 SPI 開啟，顯著降低 1/f 閃爍噪聲，提升低頻信號采集精度。

三、典型應用場景

1. 高速數據采集系統 ：如工業振動監測、超聲成像，利用 65 MSPS 高采樣率與 900 MHz 帶寬，捕捉高頻動態信號。
2. 軟件無線電（SDR） ：通過 NCO 與復抽取功能，實現中頻信號直接下變頻，減少射頻前端復雜度，適配多頻段通信。
3. 工業監測 ：如電力質量分析、電機控制，寬溫工作范圍與低功耗設計，適配工業惡劣環境與長期運行需求。
4. 光譜分析與雷達 ：高 SFDR 與低噪聲特性，確保微弱信號（如光譜信號、雷達回波）的精準采集與解析。

四、器件信息與訂購參數

1. 基礎器件信息

2. 訂購選項詳情

五、電氣與熱特性

1. 絕對最大額定值（核心參數）

2. 推薦工作條件

3. 熱特性（40 引腳 WQFN 封裝）

六、功能模式與關鍵模塊

1. 核心功能模塊

• 模擬輸入前端 ：
  • 差分輸入設計，支持 AC/DC 耦合，輸入共模電壓固定為 0.95 V（需外部提供），DC 耦合信號需匹配該共模范圍。
  • 采樣 glitch 濾波器：針對不同輸入頻率推薦專用 RC 濾波器（DC-30 MHz 用 180 nH 電感 + 100 pF 電容，30-70 MHz 用 120 nH 電感 + 82 pF 電容），減少采樣開關動作產生的噪聲干擾。
  • 單端輸入支持：通過 SPI（地址 0x11）配置為單端輸入，信號擺幅從 2.25 Vpp（差分）降至 1.125 Vpp（單端），SNR 降低 3 dB，適配單端信號源場景。
• 時鐘輸入 ：
  • 支持差分或單端時鐘輸入：差分時鐘（CLKP/CLKM）適配低抖動場景（如 IF 采樣），單端時鐘可降低功耗（較差分節省約 1 mA），需通過 SPI 或 REFBUF 引腳配置。
  • 時鐘抖動要求：外部時鐘抖動需控制在 100 fs-1 ps（如 20 MHz 輸入時，1 ps 抖動導致 SNR 降至 75.9 dBFS），確保動態性能；ADC3543 支持采樣時間調整（寄存器 0x11，D2），采樣率＜40 MSPS 時可將采樣時間從 T_S/4 擴展至 T_S/2，提升信號采集穩定性。
• 電壓參考 ：
  • 三種參考模式：支持內部 1.6 V 參考（由 1.2 V 內部參考 + 增益緩沖生成）、外部 1.6 V 參考（直接接入 VREF 引腳）、外部 1.2 V 參考（通過 REFBUF 引腳 + 內部緩沖放大至 1.6 V），適配不同精度需求。
  • 參考噪聲抑制：VREF 引腳需并聯 10 μF+0.1 μF 陶瓷電容（緊貼引腳），REFBUF 引腳（外部 1.2 V 參考時）同理，降低參考噪聲對轉換精度的影響。

2. 數字下變頻器（DDC）與數據接口

• DDC 工作模式 ：
  • 復抽?。和ㄟ^ NCO 將目標信號移至基帶，配合抽取濾波器降低數據率，如 65 MSPS 采樣、8 倍復抽取后，輸出 8.125 MSPS，帶寬 6.5 MHz；混頻時信號幅度衰減 6 dB，可通過 SPI 開啟 6 dB 數字增益補償。
  • 實抽取：bypass NCO，濾波器作低通濾波，適合單頻信號采集，如 65 MSPS 采樣、4 倍實抽取后，輸出 16.25 MSPS，帶寬 6.5 MHz；信號幅度衰減 3 dB，支持 3 dB 數字增益補償。
• 數據接口與輸出格式 ：
  • 并行接口（SDR/DDR）：SDR 模式下 14 位數據輸出（D0-D13），DDR 模式下通過 DCLK 上升 / 下降沿傳輸 14 位數據，延遲僅 1 個時鐘周期。
  • 串行接口（2 線 / 1 線）：2 線模式下每通道 8 路序列化（D11/D12 為 lanes），1 線模式下 16 路序列化（D11 為 lane），支持 14-20 位輸出分辨率（20 位用于高抽取場景，減少量化噪聲）。
  • 輸出格式：支持二進制補碼（默認）或偏移二進制，可通過 SPI（寄存器 0x8F）配置，適配不同后端處理器數據格式需求。