ADS117L14（四通道）和ADS117L18（八進制）是 16 位、三角形 Σ （ΔΣ）、模數轉換器 （ADC）。這些器件提供4個或8個通道的同步采樣，數據速率高達512kSPS（寬帶濾波器模式）和1365kSPS（低延遲濾波器模式）。24位ADS127L14（四通道）和ADS127L18（八進制）ADC是引腳兼容器件，可提高分辨率。
*附件：ads117l14.pdf

特性

• 同時測量四個或八個通道
• 寬帶濾波器模式：高達 512kSPS
  • 線性相位響應
  • ±0.0004dB通帶紋波
  • 106dB阻帶衰減
• 低延遲濾波模式：高達 1365kSPS
  • 3.9μs 轉換延遲
• 功率可擴展速度模式：
  • 最大轉速：21mW/ch （512kSPS/1365kSPS）
  • 高速：16mW/ch （400kSPS/1067kSPS）
  • 中速：9mW/ch （200kSPS/533kSPS）
  • 低速：3mW/ch （50kSPS/133kSPS）
• 高精度：
  • 200kSPS時的SNR：97.7dB（典型值）
  • 總諧波差：–115dB（典型值）
  • INL：0.5LSB（典型值）
  • 失調漂移：60nV/°C（典型值）
  • 增益漂移：1ppm/°C FSR（典型值）
• 預充電緩沖信號輸入
• 雙極或單極電源作
• ±VREF 或 ±2VREF 輸入范圍
• 可通過引腳設置或 SPI 進行編程
• 用于輸出數據的幀同步端口
• 內部或外部時鐘作
• 模擬電源電壓：2.85V 至 5.5V

參數

方框圖

ADS117L14（4 通道）與 ADS117L18（8 通道）是 16 位 ΔΣ 架構同步采樣模數轉換器（ADC），支持最高 1365.3kSPS 數據率與寬頻帶信號處理，集成可編程濾波器、輸入緩沖及多模式數據接口，適用于測試測量、工業自動化、航空航天等高精度多通道數據采集場景。

一、核心特性

1. 采樣與信號性能

• 數據率與濾波器模式 ：提供兩種核心濾波模式，寬帶濾波器（最高 512kSPS，線性相位、106dB 阻帶衰減）適合交流信號，低延遲濾波器（最高 1365.3kSPS，3.9μs 轉換延遲）適合直流信號；支持 4 檔功率可縮放速度模式，功耗隨數據率降低而減少（如低速模式單通道功耗低至 3mW）。
• 精度指標 ：200kSPS 時信噪比（SNR）典型值 97.7dB，總諧波失真（THD）低至 - 115dBc，積分非線性（INL）±1LSB，失調漂移 60nV/℃，增益漂移 1ppm/℃，確保寬溫范圍（-40℃至 125℃）內的高精度測量。
• 輸入范圍與緩沖 ：支持 ±VREF 或 ±2VREF 差分輸入范圍，集成輸入預充電緩沖器，可降低輸入電流（緩沖開啟時典型 ±0.4μA）與采樣噪聲，適配低帶寬信號驅動場景。

2. 集成功能模塊

• 可編程數字濾波器 ：寬帶濾波器提供 1x-256x 過采樣比（OSR），阻帶衰減 106dB；低延遲濾波器含 sinc4、sinc4+sinc1 等 4 種拓撲，支持 50/60Hz 工頻噪聲抑制（NMRR 達 100dB）。
• 校準與診斷 ：每通道配備 24 位偏移與增益校準寄存器，支持硬件 / 軟件復位；集成 CRC 校驗（SPI 接口與寄存器映射）、調制器飽和檢測（MOD_FLAG）及電源電壓監控（ALV_FLAG），提升系統可靠性。
• 參考電壓管理 ：支持 0.5-2.75V（低范圍）或 1V-AVDD1（高范圍）差分參考輸入，可選 REFP 緩沖器降低參考端負載，VCM 引腳提供（AVDD1+AVSS）/2 的共模電壓輸出，用于外部放大器電平匹配。

3. 接口與同步能力

• 數據輸出接口 ：幀同步（Frame-Sync）接口支持 1/2/4/8 通道時分復用（TDM），可級聯多器件（ Daisy-Chain）減少數據 lanes；提供 FSYNC（幀時鐘）與 DCLK（位時鐘），數據格式支持二進制補碼（雙極性）或無符號二進制（單極性）。
• 配置與控制 ：支持硬件引腳配置（ MODE 引腳選擇，無需 SPI）或 SPI 編程（16 位命令幀，可選 CRC 校驗）；START 引腳實現多通道同步采樣，RESET 引腳支持手動復位，GPIO 引腳可復用為數據接口或控制信號。

二、適用場景

憑借多通道同步采樣、高信噪比及寬溫特性，兩款芯片主要應用于以下領域：

• 測試測量 ：數據采集（DAQ）、振動分析儀、聲學檢測設備，利用同步采樣與高 SNR 實現多通道信號精準捕獲。
• 工業自動化 ：設備狀態監控、電機控制，通過低延遲濾波與抗干擾能力，實時反饋設備運行參數。
• 航空航天與醫療 ：聲吶系統、腦電圖（EEG），依托寬溫工作范圍（-40℃至 125℃）與低失真特性，適配惡劣環境與高精度生物信號采集。
• 電網基礎設施 ：電能質量分析儀，支持 50/60Hz 工頻噪聲抑制，準確測量電壓、電流諧波與功率參數。

三、硬件設計要點

1. 電源與時鐘設計

• 電源需求 ：需多組獨立電源，模擬電源 AVDD1（2.85-5.5V）、AVDD2（1.74-5.5V），數字電源 IOVDD（1.65-1.95V），負電源 AVSS（可接地或負壓，如 - 2.5V 實現雙極性輸入）；每個電源引腳需并聯 2.2μF+0.1μF 低 ESR 電容，CAPA/CAPD 引腳（內部穩壓器輸出）需 10μF/2.2μF 旁路電容。
• 時鐘配置 ：支持內部振蕩器（25.6MHz，僅推薦直流測量）或外部時鐘（0.5-33.66MHz），時鐘分頻器（1/2/3/4/8 倍）可調整 ADC 核心時鐘；外部時鐘需低抖動（如 100kHz 信號允許≤50ps RMS 抖動），避免 SNR 性能退化。

2. 布局與布線準則

• 信號隔離 ：模擬輸入（AINP/AINN）、參考電壓（REFP/REFN）需差分走線（阻抗 100Ω，長度匹配誤差≤5mil），與數字信號（SPI、Frame-Sync）間距≥2mm，避免串擾。
• 地平面處理 ：模擬地（AGND）、數字地（DGND）單點連接，時鐘地（VSSCLK）獨立布局；散熱焊盤需通過至少 4 個過孔連接至接地平面，PCB 銅皮面積不小于封裝（7mm×7mm VQFN）2 倍，控制結溫（Tj）≤150℃。
• 抗混疊濾波 ：輸入需外接低通濾波器（如 4 階 RC），抑制調制器采樣頻率（fMOD）附近的帶外信號，避免混疊（如 fMOD=12.8MHz 時，需 90dB 衰減以確保信號純凈）。

3. 初始化與配置

• 模式選擇 ：MODE 引腳接 IOVDD 進入 SPI 模式（靈活配置所有參數），接地 / 懸空進入硬件模式（通過引腳 strap 配置速度、濾波器類型）；硬件模式下默認外部時鐘、高參考范圍、VCM 輸出使能。
• 同步與校準 ：START 引腳提供多通道同步觸發，需確保觸發信號周期為 DACLK 周期整數倍；校準流程為：短接輸入測偏移→施加已知信號測增益→寫入 24 位校準寄存器，校準后誤差可降至 ±0.1% FSR 以內。

四、工作模式與性能優化

1. 核心工作模式

• 同步控制模式 ：START 引腳上升沿觸發同步采樣，后續采樣持續進行，支持連續時鐘觸發以維持多通道時序對齊。
• 啟停控制模式 ：START 引腳高電平啟動采樣，低電平停止（當前轉換完成后終止），適合單次 / 間歇采樣場景，需注意停止前需提前 24 個 DACLK 周期置位 STOP 信號。
• 掉電與待機 ：支持單通道掉電（CHn_PWDN）或全局待機模式，掉電通道輸出最后一次采樣值，待機模式下模擬部分斷電以降低功耗（待機電流典型 60μA）。

2. 性能優化手段

• 噪聲抑制 ：開啟輸入緩沖器（CHn_BUFP/CHn_BUFN）降低輸入噪聲，選擇合適 OSR（如 OSR=64 時噪聲典型 7.2μV RMS）；模擬電源端并聯 10nF 高頻電容，抑制開關噪聲。
• 失真控制 ：輸入信號幅度控制在 FSR 的 90% 以內，避免調制器飽和（MOD_FLAG 置位）；參考電壓端使用低噪聲基準（如 REF6041），并靠近 ADC 布局以減少布線損耗。
• 接口優化 ：Frame-Sync 接口采用 TDM 模式減少數據 lanes（如 8 通道可壓縮至 1 lane），級聯時需確保所有器件時鐘分頻比為 1，且同步觸發信號延遲一致。

五、可靠性與封裝

• ESD 防護 ：符合 HBM 2000V、CDM 1000V 標準，PCB 布局需預留 TVS 管空間，避免靜電損傷。
• 封裝與散熱 ：均采用 7mm×7mm 56 引腳 VQFN 封裝（RSH），結到環境熱阻（RθJA）23.5℃/W，需通過散熱焊盤與 PCB 銅皮結合散熱，確保高負載下結溫不超 125℃。
• 訂單信息 ：量產型號為 ADS117L14IRSHR（4 通道）、ADS117L18IRSHR（8 通道），均為 2500 片卷帶包裝，RoHS 合規，引腳鍍層為 NIPDAU，MSL 等級 2（260℃峰值回流）。