ADS127L14（四通道）和ADS127L18（八進(jìn)制）是基于單通道ADS127L11的24位、增量Σ（ΔΣ）模數(shù)轉(zhuǎn)換器（ADC）。這些器件提供4個(gè)或8個(gè)通道的同步采樣，數(shù)據(jù)速率高達(dá)512kSPS（寬帶濾波器模式）和1365kSPS（低延遲濾波器模式）。
*附件：ads127l14.pdf

特性

• 同時(shí)測(cè)量四個(gè)或八個(gè)通道
• 寬帶濾波器模式：高達(dá) 512kSPS
• 低延遲濾波模式：高達(dá) 1365kSPS
• 功率可擴(kuò)展速度模式：
  • 最大速度：512kSPS
    • 83mW （ADS127L14）
    • 165mW （ADS127L18）
  • 高速：400kSPS
    • 64mW （ADS127L14）
    • 128mW （ADS127L18）
  • 中速：200kSPS
    • 37mW （ADS127L14）
    • 74mW （ADS127L18）
  • 低速：50kSPS
    • 12mW （ADS127L14）
    • 24mW （ADS127L18）
• 具有直流精度的交流性能：（高速模式）
  • 200kSPS時(shí)的動(dòng)態(tài)范圍：112dB（典型值）
  • 總諧失真：–118dB（典型值）
  • INL：1ppm FSR（典型值）
  • 失調(diào)漂移：10nV/°C（典型值）
  • 增益漂移：0.5ppm/°C（典型值）
• 預(yù)充電緩沖信號(hào)輸入
• 可通過引腳設(shè)置或 SPI 進(jìn)行編程
• 用于輸出數(shù)據(jù)的幀同步端口
• 內(nèi)部或外部時(shí)鐘作
• 模擬電源電壓：2.85V 至 5.5V

參數(shù)

方框圖

一、產(chǎn)品概述

ADS127L14（四通道）與 ADS127L18（八通道）是德州儀器推出的 24 位 delta-sigma（ΔΣ）架構(gòu)模數(shù)轉(zhuǎn)換器（ADC），核心優(yōu)勢(shì)為 多通道同步采樣 、 高分辨率與寬信號(hào)帶寬平衡 、 功率可縮放 ，適用于高精度數(shù)據(jù)采集場(chǎng)景。兩款產(chǎn)品封裝與核心架構(gòu)一致，僅通道數(shù)量差異，均支持 - 40°C 至 + 125°C 工業(yè)級(jí)工作溫度，滿足測(cè)試測(cè)量、工廠自動(dòng)化、航空航天、醫(yī)療等領(lǐng)域需求。

二、核心參數(shù)對(duì)比

兩款產(chǎn)品核心差異為通道數(shù)量，關(guān)鍵性能參數(shù)一致，具體如下：

三、硬件設(shè)計(jì)關(guān)鍵信息

1. 封裝與引腳

• 封裝類型 ：均采用 56 引腳 VQFN（RSH 封裝），尺寸 7mm×7mm，暴露熱焊盤需接地以保證散熱（熱阻 RθJA=23.5°C/W）。
• 關(guān)鍵引腳功能 ：
  • 模擬輸入：AINPn/AINNn（n=0-3/7，通道正負(fù)端），支持差分輸入，需匹配 VCMOUT 共模電壓（典型為 (AVDD1+AVSS)/2）。
  • 電源：AVDD1（模擬主電源）、AVDD2（模擬輔助電源）、IOVDD（數(shù)字 I/O 電源）、AVSS（模擬地），需按要求搭配 2.2μF/10μF X7R 陶瓷去耦電容。
  • 基準(zhǔn)與共模：REFP/REFN（基準(zhǔn)電壓正負(fù)端，支持 0.5V-5V 差分輸入）、VCM（共模電壓輸出，需接 1μF 去耦電容）。
  • 時(shí)鐘與數(shù)據(jù)：CLKIN（外部時(shí)鐘輸入）、FSYNC（幀同步信號(hào)）、DCLK（數(shù)據(jù)時(shí)鐘）、DOUTx/DINx（差分?jǐn)?shù)據(jù) I/O，支持菊花鏈）。
  • 配置引腳：MODE（選擇硬件 / SPI 配置）、SCLK/SDI/SDO（SPI 配置接口）、START/RESET（同步 / 復(fù)位控制）。

2. 電源與基準(zhǔn)設(shè)計(jì)

• 電源要求 ：
  • 單極性供電：AVDD1=5V、AVSS=0V；雙極性供電：AVDD1=2.5V、AVSS=-2.5V，AVDD2 可接 AVDD1 或獨(dú)立降壓（1.8V-5V）以降低功耗。
  • 去耦電容：AVDD1/AVDD2/IOVDD 需就近接 2.2μF 去耦電容，CAPA（模擬穩(wěn)壓器輸出）接 10μF 電容，REFP/REFN 接 2.2μF（緩沖開啟）或 10μF（緩沖關(guān)閉）電容。
• 基準(zhǔn)選擇 ：
  • 內(nèi)置無基準(zhǔn)，需外接差分基準(zhǔn)（推薦 REF6041 4.096V），支持低基準(zhǔn)范圍（0.5V-2.75V）與高基準(zhǔn)范圍（1V-AVDD1-AVSS）。
  • 基準(zhǔn)緩沖：REFP 引腳可開啟預(yù)充電緩沖（REG_CFG1 寄存器控制），降低基準(zhǔn)輸入電流（典型 ±3μA），減少基準(zhǔn)驅(qū)動(dòng)帶寬需求。

四、核心功能與配置

1. 采樣與濾波

• 同步采樣 ：所有通道嚴(yán)格同步采樣，支持多芯片菊花鏈同步（通過 START 引腳或 SPI 命令），同步后濾波需 68 個(gè)數(shù)據(jù)周期穩(wěn)定（寬帶濾波）。
• 雙濾波模式 ：
  • 寬帶濾波 ：線性相位 FIR 架構(gòu)，通帶紋波 ±0.0004dB，阻帶衰減 106dB，適合 AC 信號(hào)測(cè)量，支持 OSR=32-4096，數(shù)據(jù)率 512kSPS（最高速）-0.39kSPS（低速）。
  • 低延遲濾波 ：CIC（sinc）架構(gòu)，支持 sinc4、sinc4+sinc1、sinc3、sinc3+sinc1 四種配置，延遲低至 3.9μs（最高速模式），適合 DC 信號(hào)快速采集，數(shù)據(jù)率最高 1365kSPS。
• 過采樣（OSR） ：可編程 OSR=12-4096，OSR 提升可降低噪聲（如 OSR=4096 時(shí)動(dòng)態(tài)范圍達(dá) 139dB），輸出數(shù)據(jù)率 = f_MOD/OSR（f_MOD= f_CLK/2）。

2. 數(shù)據(jù)接口與傳輸

• 幀同步（Frame-Sync）接口 ：
  • 支持 1/2/4/8 車道（TDM 時(shí)分復(fù)用），DOUTx 引腳可切換為 GPIO 或菊花鏈 DINx 輸入，數(shù)據(jù)幀含可選 STATUS 頭字節(jié)（通道狀態(tài)）與 CRC 字節(jié)（錯(cuò)誤檢測(cè)）。
  • 數(shù)據(jù)格式：24 位二進(jìn)制補(bǔ)碼（默認(rèn)）或 16 位左對(duì)齊，MSB 優(yōu)先，支持?jǐn)?shù)據(jù)重復(fù)或菊花鏈級(jí)聯(lián)（多芯片擴(kuò)展通道）。
• SPI 配置接口 ：
  • 支持 SPI 模式 1（CPOL=0, CPHA=1），可通過 SPI 或硬件引腳配置（MODE 引腳選擇），寄存器分全局配置（時(shí)鐘、電源）與通道配置（濾波、增益）。
  • 錯(cuò)誤檢測(cè)：支持 SPI CRC（8 位）、寄存器映射 CRC（16 位）、時(shí)鐘計(jì)數(shù)錯(cuò)誤、地址越界檢測(cè)，ERROR 引腳（開漏）指示錯(cuò)誤狀態(tài)。

3. 校準(zhǔn)與診斷

• 校準(zhǔn)功能 ：
  • 偏移校準(zhǔn)：每通道 24 位偏移寄存器（CHn_OFS），支持 ±16LSB 微調(diào)，校準(zhǔn)值以二進(jìn)制補(bǔ)碼存儲(chǔ)，在增益校準(zhǔn)前生效。
  • 增益校準(zhǔn)：每通道 24 位增益寄存器（CHn_GAN），默認(rèn) 400000h（增益 = 1），校準(zhǔn)值以無符號(hào)二進(jìn)制存儲(chǔ)，公式：校準(zhǔn)后數(shù)據(jù)=(原始數(shù)據(jù)-偏移)×增益/400000h。
• 診斷功能 ：
  • 溫度監(jiān)測(cè)：無內(nèi)置溫度傳感器，可通過輸入短接測(cè)噪聲漂移間接判斷溫度影響。
  • 自測(cè)試：輸入多路器支持短路（測(cè)偏移 / 噪聲）、全量程（測(cè)增益）、共模（測(cè) CMRR）測(cè)試模式，通過 CHn_CFG1 寄存器配置。
  • 電源監(jiān)測(cè)：ALV_FLAG（模擬欠壓）、POR_FLAG（上電復(fù)位）監(jiān)測(cè)電源狀態(tài)，ERROR 引腳同步指示。

4. 功率與速度模式

• 四檔速度模式 ：通過 GEN_CFG2 寄存器選擇，速度與功耗線性匹配：

  速度模式	f_CLK	最高采樣率（寬帶濾波）	功耗（ADS127L14）
  最高速	32.768MHz	512kSPS	83mW
  高速	25.6MHz	400kSPS	64mW
  中速	12.8MHz	200kSPS	37mW
  低速	3.2MHz	50kSPS	12mW

• 省電模式 ：通道可獨(dú)立斷電（CHn_CFG2 寄存器），斷電后輸出最后一次有效數(shù)據(jù)；待機(jī)模式（STBY_MODE）停止采樣，功耗降低 50% 以上。

五、應(yīng)用設(shè)計(jì)與布局

1. 典型應(yīng)用

• 信號(hào)鏈設(shè)計(jì) ：輸入需搭配抗混疊濾波器（推薦 THS4551 全差分放大器），四階濾波器可實(shí)現(xiàn) 12.8MHz（f_MOD）處 90dB 衰減，避免信號(hào)混疊。
• 多通道擴(kuò)展 ：通過菊花鏈級(jí)聯(lián)（DOUTx 接下一片 DINx），支持最多 32 片級(jí)聯(lián)，需同步 CLKIN 與 START 信號(hào)，DCLK 頻率需滿足f_DCLK ≥ f_DATA×TDM比×數(shù)據(jù)包長(zhǎng)度。

2. PCB 布局準(zhǔn)則

• 分層設(shè)計(jì) ：至少 4 層板，內(nèi)層為地與電源平面，模擬地（AVSS）與數(shù)字地（DGND）單點(diǎn)連接（ADC 處），避免數(shù)字噪聲串?dāng)_。
• 布線要求 ：
  • 模擬輸入（AINPn/AINNn）采用等長(zhǎng)差分對(duì)布線，遠(yuǎn)離數(shù)字線（如 SCLK、DCLK）。
  • 時(shí)鐘線（CLKIN）需短且阻抗匹配（串 10Ω 電阻），避免與其他時(shí)鐘線平行。
  • 電源平面：AVDD1/AVDD2/IOVDD 獨(dú)立平面，熱焊盤需大面積接地，降低熱阻。