電子發(fā)燒友網(wǎng)綜合報(bào)道在當(dāng)今計(jì)算技術(shù)快速發(fā)展的背景下，模擬計(jì)算作為一種獨(dú)特的計(jì)算范式，正逐漸展現(xiàn)出其獨(dú)特的魅力與潛力。與傳統(tǒng)的數(shù)字計(jì)算不同，模擬計(jì)算并非依賴于離散的數(shù)字信號(hào)進(jìn)行運(yùn)算，而是直接利用物理定律，通過(guò)連續(xù)變化的物理量（如電壓、電流等）來(lái)執(zhí)行計(jì)算任務(wù)。這種計(jì)算方式在能效和速度方面具有顯著優(yōu)勢(shì)，因?yàn)樗∪チ藬?shù)字計(jì)算中復(fù)雜的數(shù)模轉(zhuǎn)換過(guò)程，能夠更直接、更高效地處理信息。近年來(lái)，隨著人工智能（AI）硬件領(lǐng)域的蓬勃發(fā)展，模擬計(jì)算因其高效能的特點(diǎn)，受到了廣泛關(guān)注與研究。

而在模擬計(jì)算的廣闊領(lǐng)域中，模擬存內(nèi)計(jì)算（AnalogIn-MemoryComputing，AIMC）作為一種新興技術(shù)，正成為研究的熱點(diǎn)。模擬存內(nèi)計(jì)算的核心思想是將計(jì)算過(guò)程與數(shù)據(jù)存儲(chǔ)緊密結(jié)合，直接在存儲(chǔ)單元內(nèi)部執(zhí)行計(jì)算操作，從而避免了數(shù)據(jù)在存儲(chǔ)器與計(jì)算單元之間的頻繁搬運(yùn)，極大地提高了計(jì)算效率并降低了能耗。這種計(jì)算模式特別適用于需要處理大量數(shù)據(jù)的場(chǎng)景，如神經(jīng)網(wǎng)絡(luò)推理、圖像處理等，為AI硬件的發(fā)展提供了新的思路和方向。然而，盡管模擬計(jì)算和模擬存內(nèi)計(jì)算具有諸多優(yōu)勢(shì)，但當(dāng)前仍普遍面臨計(jì)算精度低、計(jì)算穩(wěn)定性不足的挑戰(zhàn)。這主要由于現(xiàn)有模擬硬件的計(jì)算方案高度依賴器件的內(nèi)在物理參數(shù)（如電阻值），這些物理參數(shù)在每次編程時(shí)往往存在較大隨機(jī)偏差，且極易受到環(huán)境因素（如溫度）的影響。上述特性使得現(xiàn)有模擬計(jì)算精度難以提高，成為制約其走向應(yīng)用的關(guān)鍵瓶頸。

近日，南京大學(xué)物理學(xué)院繆峰教授和梁世軍教授團(tuán)隊(duì)針對(duì)這一難題，提出了一種高精度模擬計(jì)算方案，為模擬存內(nèi)計(jì)算領(lǐng)域帶來(lái)了新的突破。該方案將模擬計(jì)算權(quán)重的實(shí)現(xiàn)方式從不穩(wěn)定、易受環(huán)境干擾的物理參數(shù)（例如器件電阻）轉(zhuǎn)向高度穩(wěn)定的器件幾何尺寸比，突破了限制模擬計(jì)算精度的瓶頸。

基于這一創(chuàng)新思想，團(tuán)隊(duì)設(shè)計(jì)并驗(yàn)證了一款基于標(biāo)準(zhǔn)CMOS工藝的模擬存內(nèi)計(jì)算芯片。結(jié)合權(quán)值重映射技術(shù)，該芯片在并行向量矩陣乘法運(yùn)算中實(shí)現(xiàn)了僅0.101%的均方根誤差，創(chuàng)下了模擬向量-矩陣乘法運(yùn)算精度的最高紀(jì)錄。值得強(qiáng)調(diào)的是，該芯片在-78.5°C和180°C的極端環(huán)境下依然能穩(wěn)定運(yùn)行，矩陣計(jì)算的均方根誤差分別維持在0.155%和0.130%的水平，展現(xiàn)出在極端環(huán)境下保持計(jì)算精度的優(yōu)秀能力。不僅如此，該方案還可應(yīng)用于各種二值存儲(chǔ)介質(zhì)，因而具備廣泛的應(yīng)用潛力。

本研究的核心思想是將模擬計(jì)算權(quán)重的實(shí)現(xiàn)方式從器件參數(shù)轉(zhuǎn)向器件的幾何比例（圖1A），利用器件幾何比例在制備完成后具備極高穩(wěn)定性的特點(diǎn)，實(shí)現(xiàn)高精度計(jì)算（圖1B）?；谶@一思想，研究團(tuán)隊(duì)通過(guò)電路拓?fù)湓O(shè)計(jì)，結(jié)合存儲(chǔ)單元和開(kāi)關(guān)器件，構(gòu)建了可編程的計(jì)算單元（圖1C）。該單元通過(guò)兩級(jí)依賴尺寸比例的電流拷貝電路實(shí)現(xiàn)輸入電流與8比特權(quán)重的乘法運(yùn)算：第一級(jí)的幾何比例由8位存儲(chǔ)器控制；第二級(jí)為固定比例，為不同列上的第一級(jí)輸出電流賦予對(duì)應(yīng)的二進(jìn)制權(quán)重。兩級(jí)共同作用，決定計(jì)算單元的整體等效比例，從而實(shí)現(xiàn)權(quán)重可編程的模擬乘法運(yùn)算。通過(guò)陣列化排布這些計(jì)算單元，研究團(tuán)隊(duì)設(shè)計(jì)出了一款高精度電流域向量-矩陣乘法芯片（圖1D）。

圖1：高精度模擬計(jì)算方案與電路結(jié)構(gòu)。(A)概念示意圖。本方案利用器件的物理尺寸決定模擬信號(hào)的運(yùn)算關(guān)系。(B)實(shí)現(xiàn)效果示意圖。利用器件物理尺寸的穩(wěn)定性，本方案可實(shí)現(xiàn)超越傳統(tǒng)方案的計(jì)算精度。(C)計(jì)算單元原理圖。通過(guò)兩級(jí)依賴尺寸比例的電流拷貝電路設(shè)計(jì)，結(jié)合存儲(chǔ)單元和開(kāi)關(guān)器件，構(gòu)建了等效尺寸比例可編程的計(jì)算單元，實(shí)現(xiàn)輸入電流與8比特權(quán)重的模擬乘法運(yùn)算。(D)計(jì)算陣列原理圖。通過(guò)陣列化排布計(jì)算單元，設(shè)計(jì)高精度電流域向量-矩陣乘法芯片。

隨后，研究團(tuán)隊(duì)基于180nmCMOS工藝對(duì)該方案進(jìn)行了流片驗(yàn)證。芯片照片與測(cè)試電路如圖2A所示。研究團(tuán)隊(duì)通過(guò)執(zhí)行多輪隨機(jī)向量-矩陣乘法充分測(cè)試了該芯片的計(jì)算精度。測(cè)試使用的矩陣規(guī)模為64×32（圖2B），總共由4塊芯片組成。同時(shí)，研究團(tuán)隊(duì)提出了一種權(quán)值重映射方法（圖2C），可以最大程度利用器件尺寸比例的穩(wěn)定性，從而進(jìn)一步提高芯片的計(jì)算精度。在1500次隨機(jī)向量-矩陣乘法實(shí)驗(yàn)中，測(cè)量到的芯片輸出結(jié)果與理想值幾乎完全一致（圖2D），體現(xiàn)出極高的計(jì)算精度。進(jìn)一步的統(tǒng)計(jì)結(jié)果顯示，芯片計(jì)算相對(duì)誤差的均方根僅為0.101%（圖2E），刷新了模擬計(jì)算領(lǐng)域的最高精度紀(jì)錄。與其他模擬計(jì)算方案相比，本芯片的計(jì)算精度顯著提高（圖2F）。

圖2：高精度模擬向量-矩陣乘法測(cè)試。(A)芯片和測(cè)試電路照片。(B)模擬向量-矩陣乘法精度測(cè)試電路原理圖。(C)權(quán)值重映射方法示意圖。該方法能進(jìn)一步提高芯片計(jì)算精度。(D)1500組隨機(jī)向量-矩陣乘法結(jié)果。理想輸出與實(shí)際輸出幾乎重合。(E)歸一化計(jì)算誤差的分布圖，統(tǒng)計(jì)得其均方根僅為0.101%。(F)本芯片與其他先進(jìn)模擬計(jì)算方案的精度對(duì)比。

該芯片具有的超高模擬向量-矩陣乘法精度，使得其在實(shí)際應(yīng)用中表現(xiàn)優(yōu)異。研究團(tuán)隊(duì)首先測(cè)試了芯片在神經(jīng)網(wǎng)絡(luò)推理任務(wù)中的應(yīng)用效果：利用團(tuán)隊(duì)研發(fā)的高精度模擬存算芯片執(zhí)行圖3A所示神經(jīng)網(wǎng)絡(luò)中的全部卷積層和全連接層運(yùn)算時(shí)，在MNIST測(cè)試集上識(shí)別準(zhǔn)確率達(dá)到97.97%（圖3C），這與64位浮點(diǎn)精度下的軟件識(shí)別率相近（-0.49%），顯著優(yōu)于傳統(tǒng)模擬計(jì)算硬件（+3.82%）。進(jìn)一步，團(tuán)隊(duì)測(cè)試了該芯片在科學(xué)計(jì)算應(yīng)用中的表現(xiàn)。研究團(tuán)隊(duì)利用高精度模擬存算芯片求解納維–斯托克斯方程，以模擬流體流動(dòng)行為。經(jīng)實(shí)驗(yàn)測(cè)試，芯片計(jì)算出的流體運(yùn)動(dòng)結(jié)果（圖3D）與64位浮點(diǎn)精度的結(jié)果高度一致（圖3E），而傳統(tǒng)低精度模擬計(jì)算硬件在執(zhí)行相同任務(wù)時(shí)則無(wú)法得到正確的結(jié)果（圖3F）。

圖3：高精度模擬計(jì)算芯片的應(yīng)用表現(xiàn)。(A)神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)與數(shù)據(jù)集。(B)在MNIST測(cè)試集上識(shí)別結(jié)果的混淆矩陣，識(shí)別率達(dá)到97.97%。(C)準(zhǔn)確率對(duì)比。高精度模擬計(jì)算芯片測(cè)試結(jié)果與64位浮點(diǎn)精度下的軟件識(shí)別率相近（-0.49%），顯著優(yōu)于傳統(tǒng)模擬計(jì)算硬件（+3.82%）。(D)高精度模擬計(jì)算芯片求解納維–斯托克斯方程得到的流體行為預(yù)測(cè)結(jié)果。(E)64位浮點(diǎn)精度下的軟件計(jì)算結(jié)果，本芯片結(jié)果與其高度一致。(F)低精度模擬計(jì)算硬件的結(jié)果無(wú)法準(zhǔn)確反映流體行為。

研究團(tuán)隊(duì)不僅測(cè)試了該模擬存算芯片的超高計(jì)算精度，還驗(yàn)證了這一芯片在極端環(huán)境中有效保持計(jì)算精度的魯棒性。即使在外界環(huán)境變化條件下，器件的幾何比例依然能保持恒定，這使得本芯片在極端環(huán)境中仍然能保持較高的計(jì)算精度。研究團(tuán)隊(duì)在-78.5℃和180℃下利用該模擬存算芯片執(zhí)行模擬向量-矩陣乘法運(yùn)算測(cè)試，測(cè)得相對(duì)誤差的均方根分別僅為0.155%和0.130%（圖4A、B）。在更寬溫區(qū)（-173.15℃至286.85℃）的測(cè)試中，芯片核心單元輸出電流相較于常溫條件的最大偏差僅為1.47%（圖4C-F）。此外，研究團(tuán)隊(duì)也在強(qiáng)磁場(chǎng)環(huán)境（最高10T）中對(duì)芯片輸出電流進(jìn)行了測(cè)量。結(jié)果顯示，芯片核心單元的輸出電流相較于無(wú)磁場(chǎng)條件的變化不超過(guò)0.21%（圖4G-J）。上述結(jié)果充分說(shuō)明了團(tuán)隊(duì)所提出的高精度模擬計(jì)算方案在極端環(huán)境下的可靠性。

圖4：高精度模擬計(jì)算芯片的魯棒性測(cè)試。(A)低溫下（-78.5℃）芯片的向量-矩陣乘法精度測(cè)試結(jié)果。測(cè)得芯片輸出的相對(duì)誤差均方根為0.155%。(B)高溫下（180℃）芯片的向量-矩陣乘法精度測(cè)試結(jié)果。測(cè)得芯片輸出的相對(duì)誤差均方根為0.130%。(C)將芯片核心單元置于更寬溫區(qū)（-173.15℃至286.85℃）進(jìn)行測(cè)試的示意圖。(D)-(F)寬溫區(qū)下的輸出電流測(cè)量結(jié)果。相對(duì)于常溫條件，輸出電流偏差不超過(guò)1.47%。(G)將芯片核心單元置于強(qiáng)磁場(chǎng)（最高10T）下進(jìn)行精度測(cè)試的示意圖。(H)-(J)強(qiáng)磁場(chǎng)下的輸出電流測(cè)量結(jié)果。相對(duì)于零磁場(chǎng)條件，輸出電流偏差不超過(guò)0.21%。

相關(guān)研究成果以“Ultrahigh-precisionanalogcomputingusingmemory-switchinggeometricratiooftransistors”（基于器件尺寸比例穩(wěn)定性的超高精度模擬計(jì)算方案）為題，于2025年9月12日發(fā)表在學(xué)術(shù)期刊ScienceAdvances上。