?
第一章********核心板簡介

[]()1.1產品簡介

璞 致 ZU9/15EG 核 心 板 采 用 XILINX 公 司 的 XCZU9EG- 2FFVB1156I/XCZU15EG-2FFVB1156I 芯片作為主控制器，兩款核心板 完全兼容，需要更換型號可以直接互換，底板無需更改。核心板采用 3 個 0.5mm 間距 168P 鍍金高速連接器與母板連接，核心板四個腳放 置了 4 個3.5mm 固定孔，此孔可以與底板通過螺絲緊固，確保了在強 烈震動的環境下穩定運行。

[]()[]()1.2********產品規格

[]()[]()1.3********產品外觀

如下圖標注了各個主要電子元器件在核心板的位置，方便用戶 查看識別。

?編輯

?編輯

[]()[]()1.4********產品尺寸

核心板尺寸為 85x75mm，核心板通過背面的 3 顆 0.5mm/168P 鍍 金高速連接器與底板連接，合高 4mm。如下圖是核心板的尺寸標注。

?編輯

[]()[]()[]()[]()第二章********核心板使用說明

[]()2.1********核心板供電

核心板供電電壓范圍是8-12V，推薦供電電壓為 8V，在核心板的 四個角都留有電源輸入管腳，電源管腳在模塊內部已做了連通，此設 計是為了方便底板的電源接入，設計時只需要連接一個角上的電源管 腳，核心板即可工作。電源連接需用銅皮連接且打足夠的過孔以保證 電源通流能力。核心板上的所有 GND 信號都需要連接到底板上，每個 GND 通過兩個過孔與底板連接。核心板供電極限電流在 5A，所以外部 供電需要考慮極限電流情況以保證核心板工作穩定。

給模組供電的電源輸出電壓需要穩定，在模組電源輸入加一級 DCDC 電源轉換，從高電壓轉到 8-12V(推薦 8V)，DCDC 電流輸出能力 可以選 6A 左右，如電源芯片 TPS56628 可以參考。在模組電源輸入處 需放置 2 顆 220uF/25V 電容保證電源質量。

?編輯

[]()[]()2.2********核心板時鐘

核心板為 PS 側提供了 33.333333Mhz 的時鐘輸入，輸入的管腳位 置為 PS_REF_CLK；為 PL 側提供了 200Mhz 的差分時鐘輸入，PL 側的 時鐘輸入管腳是 IO_13P_GC_65/IO_13N_GC_65，管腳位置是 AE5/AF5； 為 PL 側 GTX 提供了一路 125Mhz 的差分時鐘輸入，125M 輸入后經過 時鐘緩沖器轉換成 4 路 125M 時鐘輸出，分別接到如圖對應位置。

[]()[]()2.3********核心板全局復位

核心板提供了 nGST 復位按鍵，為系統復位按鍵，低電平有效。 此引腳也引出到了連接器，信號名稱為 SYS_nRST_I，方便外部加入復 位按鍵或者設計看門狗復位電路用。同時為了系統穩定，我們在核心 板上加了復位芯片MAX811SEUS,此信號可以用于單板其他外設的復位 用，信號電平是 3.3V。復位腳為 PS/PL 共用復位，連接到 PS 側的 PS_POR_B(V23)引腳上和 PL 側 BANK44 的 IO_L7P_44(AH14)管腳,AH14 管腳電平為 3.3V。

如果底板上需要設計復位電路有以下幾種情況需考慮。

1） 復位電路底板內部使用，只需要對地添加復位按鍵和一個10uF 電容并口即可。

2） 復位電路需要預留在結構上供外部使用，需要添加對地按鍵， 同時對地并聯 10uF 電容和 TVS 防靜電器件。

?編輯

[]()[]()2.4********核心板啟動方式

核心板支持四種啟動模式，分別是 JTAG、QSPI Flash、EMMC 、 SD 卡。板載了前三種啟動方式，SD 卡方式用戶可以通過在底板上連 接實現。四種啟動方式可以通過板載的撥碼開關來選擇。如下圖已列 出各個模式撥碼開關所在的位置。因主芯片發熱量較大，所以在核心 板上需要加散熱片，會遮擋 BOOT MODE 選擇表格。

?編輯

[]()[]()2.5********網口連接

核心板上放置了一顆千兆以太網芯片RTL8211FI-CG,以太網芯片 與 ZYNQ 芯片之間通過 RGMII 接口互聯，連接對應管腳見下表，以太 網對外連接只需要一個帶變壓器的 RJ45 即可使用， 芯片地址 PHY_AD[2:0]=001，連接原理圖可參考下圖（產品電路需加 ESD 保護 電路）。另外，在實際產品應用中，C80 需要使用高耐壓電容，如 0.1uF/2KV。

?編輯

[]()[]()2.6EMMC管腳定義

板載 EMMC 容量 8GB，工作溫度為-40℃--+85℃ , 管腳定義如下 表。

[]()[]()2.7QSPIFLASH

核心板設計了兩路 QSPI FLASH，單片容量為 32MB，兩片共計 64MB， 用戶可以定義為 QSPI X8 來加速啟動，減少啟動用時。QSPI FLASH 可 用于存儲啟動文件和用戶文件。

[]()[]()2.8板載LED

為方便調試，核心板上放置了三顆 LED，LED 連接到 PL 側，LED 的管腳位置如下表，當管腳輸出高電平時 LED 點亮，低電平 LED 滅。

[]()[]()2.9BANK接口電平選擇

單板上 BANK66/67 為 HP BANK，接口電平配置為 1.2/1.8V, 可以 通過單板上提供的指示進行 0 歐姆電阻選焊來調節電壓，默認電平為 1.8V 。 BANK47/48/49/50 為 HD BANK,BANK 電 平 可 以 實 現 1.8V/2.5V/3.3V 三種電平轉換，更換電阻位置即可,默認電平為 3.3V。

?編輯

[]()[]()2.10PS側********DDR

PS 側配置了四顆工業級DDR4 芯片，單顆容量 1GB，四顆共計容量 為 4GB,型號為 MT40A512M16LY-062E，DDR4 管腳分配直接調用系統分 配即可。也可以參考我司提供的例程。

[]()[]()2.11PL側********DDR

PL 側配置了兩顆工業級 DDR4 芯片，單顆容量 1GB ，型號為 MT40A512M16LY-062E ，DDR4 管腳分配參見下表。

[]()[]()[]()[]()第三章********底板設計注意事項

[]()3.1電源部分PCB********設計

電源輸入需要鋪銅皮連接，打足夠的過孔保證通電流能力，但電 源電壓較高，干擾較大，在保證通流的條件下不要讓這個銅皮更大， 以免干擾其他信號。地管腳需要連接到地平面上，且一個地管腳需要 打兩個過孔，保證通流和充分連接。

?編輯

[]()[]()3.2********高速接口布局走線

1）USB 口：

USB PHY 芯片的并口速率在60Mhz，并口走線需要保證等長，且長 度不大于 1000mil（25.4mm），所以 PHY 盡量靠近模組放置，USB 差分 線 DP/DM 可以拉的長一些。

2）千兆以太網：

與 RJ45 端連接的信號需要保持等長，RGMII 接口的 TX 部分與 RX 部分需要單獨保持等長。

3）HDMI 接口

HDMI 接口信號需要走差分，且差分之間需保持等長控制。

[]()[]()3.3LVDS信號

核心板的 BANK 電平可以在 1.2/1.8V/2.5V/3.3V 三種電平之間 選擇，默認為 3.3V 電平，如果需要工作在 LVDS 模式下，需要把接口 電平調整為 1.8V 或者2.5V。同時底板的 LVDS 信號走線需做差分/阻 抗控制處理，并且差分之間保持等長。

[]()[]()3.4GTX信號走線

GTX 走線需要考慮的問題比較多，對于有疑問的用戶可以聯系客 服接入技術支持。

[]()[]()3.5********產品防護

對于產品設計，需要在各類接口加上防護電路。需按防護等級需 求進行設計。

[]()[]()[]()[]()第四章********核心板管腳與信號等長

[]()4.1********核心板管腳定義

PZ-ZU9EG/15EG 核心板共引出 PS 側 38 個管腳，PL 側 192 根管 腳，PL 管腳其中有 96 根信號電平 1.2/1.8V ，96 根信號可以 1.8/2.5/3.3V 三種電平調節。詳細的管腳定義參見文件夾《PZ- ZU9EG_15EG 核心板管腳與等長》。

[]()[]()4.2********信號等長

為方便用戶設計底板以及信號走高速，我們提供了 J1-J3 連接 器上的走線長度數據，方便用戶協同底板設計。詳細數據表格參見文 件夾《PZ-ZU9EG_15EG 核心板管腳與等長》。

?
審核編輯 黃宇