?
**** 第一章：**** Artix-7 系列介紹

Artix-7 系列：相對于 Spartan-6 系列而言，Artix-7 系列功耗降低了一

半， 成本降低了 35%，采用小型化封裝、統一的 Virtex 系列架構，能滿足低成本 大批量市場的性能要求，這也正是此前 ASSP、ASIC 和低成本 FPGA 所針對的市場 領域。新產品系列既能滿足電池供電的便攜式超聲波設備的低功耗高性能需求，又 能滿足商用數碼相機鏡頭控制的小型、低功耗要求，還能滿足軍用航空電子和通信 設備嚴格的 SWAP-C（大小、重量、功耗和成本

?編輯

Artix-7 器件資源如下表列出，我們選用35/75/100/200 做為開發板的主控芯片：

?編輯

[]() []()第二章：PA-Starlite **** 開發板概述****

[]()2.1.板卡概述

璞致電子科技 Artix-7 系列開發板提供了四個版本，使用XILINX 公司的

XC7A35T-2FGG484I/XC7A75T-2FGG484I/XC7A100T-2FGG484I/XC7A200T-2FBG484I 作 為主控制器，我們根據主控芯片的不同分別命名開發板名字為 PA35T-Starlite

/PA75T-Starlite/PA100T-Starlite/PA200T-Starlite,其中 PA35T-Starlite 不帶 Mipi 接口，其他三款管腳完全兼容。

璞致電子科技 PA-Starlie 系列開發板每款板卡都提供帶 40P 連接器和不帶 40P 連接器兩個版本。方便了用戶作為開發板或者當成項目核心板使用。

另外，開發板集成了豐富的外設資源，提供了詳盡的開發例程，加速了用 戶學習進度。除此之外，開發板還集成了 JTAG 調試器，做到了一根 USB 線就可 以實現供電和調試兩用，使用更加便捷。

關于開發板的詳細說明，可以查閱下文對應章節。

?編輯?編輯

[]()2.2.開發板資源和框圖

如下分別為開發板的框圖和板載資源表，用戶可對比查看。

?編輯?編輯

[]()2.3.開發板尺寸

如下圖標出開發板尺寸為 90x60mm，開發板的四個角各放置一個固定孔，用 于安裝支撐柱或固定單板，孔徑為 3.5mm。如下圖以 PA200T-Starlite 為例，其 他三款尺寸跟 PA200T-Starlite 一樣大。

?編輯

[]() []()第三章:璞致 **** PA-Starlite 開發板接口說明****

[]()3.1.關于供電

璞致 PA-Starlite 系列開發板提供了兩種供電方式：一種是用 TypeC 線連 接電腦給板卡提供 5V 電源；另一種是通過 40P 連接器上的排針給板卡提供 5V 電源。兩種供電方式二選一，根據用戶實際需求來選用哪種供電。

采用 USB 線給板卡供電，即是當成開發板使用。采用40P 連接器供電，用 戶可以把板卡當成核心板，用戶設計擴展底板，擴展其他功能。

?編輯

[]()3.2.系統時鐘

開發板提供了一路 200M 差分時鐘給主控芯片，連接的管腳名稱分別為

IO_L13P_MRCC_34/ IO_L13N_MRCC_34，對應的管腳位置為 R4/T4。更詳細說明可參考 璞致提供的開發板原理圖。

[]()3.3.開發板復位

開發板上設計了一路復位按鍵，按鍵所在位置如圖示，對應的管腳名稱為 IO_L19N_14，管腳位置為 R14。更詳細說明可參考璞致提供的開發板原理圖。

?編輯

[]()3.4.開發板啟動方式

主芯片的啟動模式分別是 JTAG、QSPI Flash，默認配置為 QSPI Flash 啟動，但 JTAG 模式優先級要高于 QSPI Flash，所以當用戶連接了 JTAG 接口芯片優先從 JTAG 啟動，不用做啟動模式切換。核心板上 QSPI Flash 容量為 128Mb，更詳細說明可參考 璞致提供的開發板原理圖。

[]()3.5.BANK********電平選擇

開發板上連接到 40P 連接器上的 BANK15/16 為 HR BANK，為方便用戶使用，我們 設計了 IO 電平可以在 1.8/2.5/3.3V 三種電平下選擇，默認電平為 3.3V，用戶需要調 節其他電平可以開發板上位置指示來調整 BANK 電平。 更詳細說明可參考璞致提供的 開發板原理圖。

?編輯

[]()3.6.DDR3********資源

主芯片配置了兩顆 DDR3,單顆容量 512Mb，共計 1GB，DDR3 管腳分配參見下表， 更詳細信息可參考璞致提供的原理圖或者例程。

[]() 3.7.USB********轉串口

開發板使用CH340E 芯片實現 USB 轉 UART, USB 接口采用 TypeC 接口，用戶只要 用一根 USB 線連接到 PC 上即可進行串口通信。

UART 的 TX/RX 信號與 FPGA 的 BANK14 相連，接口電平為 3.3V。 如下是信號對應 關系表和原理圖。

?編輯

[]()3.8.SD********卡

開發板上放置了一個 SD 卡座(開發板背面)， SD 卡信號連接到 FPGA 的 BANK14 上，接口電平為 3.3V。如下是信號對應關系，詳細電路可以參考開發板原理圖。

?編輯

[]()3.9.E2********PROM

開發板上放置了一顆 64Kbit 的 EEPROM 芯片，型號為 AT24C64D-SSHM-T，E2PROM 通過 IIC 擴展芯片與 FPGA 的 BANK14 相連,接口電平為 3.3V。EEPROM 讀地址是 0xA1， 寫地址是 0xA0。操作代碼可參考璞致提供的例程，詳細電路可以參考開發板原理圖。

?編輯

[]()3.10.千兆以太網

開發板上設計了一路千兆以太網，以太網芯片與 FPGA 之間通過 RGMII 接 口互聯，連接 BANK14，接口電平是 1.8V，連接對應管腳見下表，網口地址是 PHY_AD[2:0]=001，詳細電路可以參考開發板原理圖。

?編輯

[]() 3.11.HDMI********接口

開發板設計了一路 HMDI 輸出接口，管腳定義如下表，詳細電路可以參考開發板 原理圖。

?

編輯

[]()3.12.MIPI********接口

開發板設計了一路 MIPI 接口，管腳定義如下表，詳細電路可以參考開發板原理 圖。

?編輯

[]()3.13.LED

開發板設計了兩路 LED。LED 高電平亮，低電平滅。詳細電路可參考開發板原理 圖。

?編輯

[]()3.14.按鍵

開發板設計了兩路用戶按鍵，一路復位按鍵。按鍵默認高電平，按下為低電平， 按鍵連到 PL 側，管腳位置如下表。

?編輯

[]()3.15.40P********擴展口

開發板設計了一個 40P 2.54mm 間距的簡易牛角座，用于擴展信號的連接，信號 與 FPGA 的 BANK15/16 連接，電平為 3.3V。如下表標出了信號所在的芯片位置，詳細 連接關系參考原理圖部分,1腳位置已標注。

15 / 17

?編輯

?編輯

[]() 3.16.USB轉JTAG********下載器

開發板板載了一個 USB 轉 JTAG 下載器，安裝好 Vivado 軟件后使用USB 線連接好 JTAG 對應的 USB 口，即可實現調試下載，非常方便。如下是接口在開發板上的位置 圖。

?編輯

?審核編輯 黃宇