該CDCU877是一款高性能、低抖動、低偏斜、零延遲緩沖器，可分配差分時鐘輸入 對（CK、CK）到十個差分時鐘輸出對（Yn、Yn）和一個差分對反饋時鐘輸出 （FBOUT，FBOUT）。時鐘輸出由輸入時鐘（CK、CK）、反饋時鐘（FBIN、FBIN）、 LVCMOS 控制引腳（OE、OS）和模擬電源輸入（AV DD ).當OE為低電平時，時鐘輸出，除了 FBOUT/FBOUT被禁用，而內部PLL繼續保持其鎖定頻率。作系統（輸出選擇） 是必須連接到 GND 或 V 的程序引腳 DD .當作系統為高電平時，OE 功能如前所述。什么時候 OS和OE都較低，OE對Y7/Y7沒有影響，它們是自由運行的。當 AVDD接地，PLL 接動 關閉并繞過測試目的。
*附件：cdcu877.pdf

當兩個時鐘輸入（CK、CK）邏輯低電平時，器件進入低功耗模式。輸入邏輯檢測電路 在差分輸入上，獨立于輸入緩沖器，檢測邏輯低電平并在低功耗狀態下運行 其中所有輸出、反饋和 PLL 均處于關閉狀態。當時鐘輸入從邏輯低電平轉換為邏輯低電平 差分信號，PLL 重新導通，輸入和輸出使能，PLL 獲得鎖相 反饋時鐘對（FBIN、FBIN）和時鐘輸入對（CK、CK）在規定的穩定時間內。

該CDCU877能夠跟蹤擴頻時鐘 （SSC） 以降低 EMI。該器件工作溫度范圍為 -40°C 至 85°C。

特性

• 用于雙倍數據速率 （DDR II） 應用的 1.8V 鎖相環時鐘驅動器
• 兼容擴頻時鐘
• 工作頻率：10 MHz 至 400 MHz
• 低電流消耗：<135 mA
• 低抖動（周期-周期）：±30 ps
• 低輸出偏斜：35 ps
• 低周期抖動：±20 ps
• 低動態相位偏移：±15 ps
• 低靜態相位偏移：±50 ps
• 將一個差分時鐘輸入分配給十個差分輸出
• 52 引腳 μBGA（MicroStar? Junior BGA，0.65 mm 間距）和 40 引腳 MLF
• 外部反饋引腳（FBIN、FBIN）用于將輸出與輸入時鐘同步
• 達到或超過PC2-3200/4300的JESD82-8 PLL標準
• 故障安全輸入

參數

?一、核心特性?

• ?應用場景?：專為DDR II設計的1.8V鎖相環時鐘驅動器，支持10 MHz至400 MHz工作頻率。
• ?性能參數?：
  • 低功耗：靜態電流<135 mA
  • 低抖動：周期抖動±30 ps，周期周期抖動±20 ps
  • 低偏移：輸出偏移35 ps，動態相位偏移±15 ps
  • 兼容擴頻時鐘（SSC），支持PC2-3200/4300標準

?二、功能描述?

1. ?信號分配?：
   • 將1對差分輸入時鐘（CK/CK）分配至10對差分輸出（Yn/Yn）及1對反饋輸出（FBOUT/FBOUT）。
   • 通過FBIN/FBIN引腳實現輸入與輸出的同步。
2. ?控制邏輯?：
   • ? OE（輸出使能） ?：低電平時禁用輸出（FBOUT除外），PLL保持鎖定狀態。
   • ? OS（輸出選擇） ?：需接地或接VDD，與OE配合控制Y7/Y7的自由運行模式。
   • ?低功耗模式?：當CK/CK均為低電平時，關閉所有輸出及PLL。

?三、封裝與型號?

• ?封裝選項?：
  • 52球μBGA（0.65mm間距）
  • 40引腳MLF（6.0×6.0mm）
• ?型號后綴?：如CDCU877ZQL（-40°C至85°C）、CDCU877ARHA（工業級）等。

?四、電氣特性?

• ?工作電壓?：1.7V至1.9V（VDDQ/AVDD）。
• ?時序參數?：
  • 穩定時間≤12 μs
  • 輸出使能/禁用延遲≤8 ns
  • 靜態相位偏移±50 ps

?五、設計注意事項?

• ?ESD防護?：需短接引腳或使用導電泡沫存儲。
• ?AVDD濾波?：推薦使用4.7μF+2200pF電容組合，靠近PLL布局。
• ?散熱設計?：需將封裝熱焊盤焊接至PCB以優化散熱。

?六、測試與驗證?

• ?負載電路?：提供兩種測試電路（圖2/圖3）用于測量差分交叉電壓及動態參數。
• ?抖動測試?：包括周期抖動（±115 ps@160-190MHz）、半周期抖動（±70 ps@190-250MHz）。