該LMK05318B是高性能網絡同步器時鐘器件，可提供抖動清除、時鐘生成、高級時鐘監控和卓越的無中斷開關性能，以滿足通信基礎設施和工業應用的嚴格時序要求。該器件的超低抖動和高電源噪聲抑制 （PSNR） 可降低高速串行鏈路中的誤碼率 （BER）。

該器件可以使用 TI 專有的體聲波 （BAW） VCO 技術生成具有 50 fs RMS 抖動的輸出時鐘，與 XO 和基準輸入的抖動和頻率無關。
*附件：lmk05318b.pdf

特性

• 一個數字鎖相環 （DPLL），具有：
  • 無中斷開關：±50ps 相位瞬變
  • 帶 Fastlock 的可編程環路帶寬
  • 使用低成本 TCXO/OCXO 實現符合標準的同步和保持
• 兩個模擬鎖相環 （APLL），具有行業領先的抖動性能：
  • 312.5 MHz時的50 fs RMS抖動（APLL1）
  • 155.52 MHz時的125fs RMS抖動（APLL2）
• 兩個參考時鐘輸入
  • 基于優先級的輸入選擇
  • 失去參考的數字滯留
• 8個時鐘輸出，帶可編程驅動器
  • 多達六種不同的輸出頻率
  • AC-LVDS、AC-CML、AC-LVPECL、HCSL和1.8V LVCMOS輸出格式
• EEPROM / ROM，用于上電時自定義時鐘
• 靈活的配置選項
  • 輸入和輸出 1 Hz （1 PPS） 至 800 MHz
  • XO/TCXO/OCXO 輸入：10 至 100 MHz
  • DCO 模式：< 0.001 ppb/步，用于精確時鐘控制（IEEE 1588 PTP 從機）
  • 高級時鐘監控和狀態
  • 我^2^C 或 SPI 接口
• PSNR：–83 dBc（3.3V電源時噪聲為50 mVpp）
• 3.3V電源，1.8V、2.5V或3.3V輸出
• 工業溫度范圍：–40 °C 至 +85 °C

參數

方框圖

?1. 核心特性?

• ?雙鎖相環架構?：
  • ? 數字鎖相環(DPLL) ?：支持±50ps相位瞬態的無縫切換、可編程環路帶寬、符合標準的同步與保持功能（需搭配低成本TCXO/OCXO）。
  • ? 模擬鎖相環(APLL) ?：
    • APLL1：312.5MHz下僅50fs RMS抖動（行業領先）。
    • APLL2：155.52MHz下125fs RMS抖動。
• ?輸入/輸出配置?：
  • 2路參考時鐘輸入，支持優先級切換與數字保持功能。
  • 8路可編程時鐘輸出，支持AC-LVDS/CML/LVPECL、HCSL及1.8V LVCMOS格式，最高支持6種不同頻率。
• ?配置靈活性?：
  • 通過EEPROM/ROM實現上電自定義配置，支持I2C/SPI接口編程。
  • 輸入/輸出頻率范圍：1Hz至800MHz，XO輸入支持10-100MHz。

?2. 關鍵性能參數?

• ?抖動性能?：
  • APLL1輸出312.5MHz時抖動低至50fs RMS，APLL2輸出155.52MHz時為125fs RMS。
  • 電源噪聲抑制(PSNR)：-83dBc（50mVpp噪聲下）。
• ?工作條件?：
  • 工業級溫度范圍：-40°C至+85°C。
  • 供電電壓：核心3.3V，輸出可選1.8V/2.5V/3.3V。

?3. 應用場景?

• ?通信基礎設施?：SyncE、SONET/SDH、IEEE 1588 PTP從時鐘、光傳輸網絡。
• ?高速數據鏈路?：400G線卡、以太網交換機和路由器的架構板卡。
• ?無線與測試設備?：基站(BTS)、回傳設備、測試測量及醫療成像。

?4. 功能描述?

• ?網絡同步器?：集成抖動清除、時鐘生成及高級監控功能，支持BAW VCO技術實現獨立于輸入抖動的超低抖動輸出。
• ?同步模式?：支持無縫切換、數字保持及DCO模式（頻率步進<0.001ppb），適用于精密時鐘校準。
• ?參考監控?：內置輸入故障檢測模塊，最小化參考時鐘丟失時的輸出擾動。

?5. 封裝與版本?

• ?封裝?：48引腳VQFN（7mm×7mm）。
• ?版本更新?：2021年6月修訂版優化了抖動性能（如APLL2在155.52MHz下從130fs降至125fs）并擴展了輸出頻率上限至1250MHz。

?6. 設計支持?

• 提供詳細的布局指南、熱管理建議及典型應用電路（如電源去耦、PCB層疊設計）。
• 支持TICS Pro軟件配置DPLL帶寬，確保閉環抖動峰值≤0.1dB。

?附件說明?
本文檔為TI（德州儀器）LMK05318B時鐘發生器數據手冊的核心內容摘要，完整技術細節需參考原文檔中的圖表（如相位噪聲曲線、PSNR測試配置）及寄存器配置說明。