?

璞致 PZSDR 系列板卡之P201Pro P203Pro 硬件說明

第一章：產品概述

[]()1.1產品概述

璞致軟件無線電 PZSDR 系列包括了眾多產品類別，本文介紹的是

P201Pro/P203Pro 兩款，兩款硬件完全兼容，軟件完全兼容，分別使用了 XILINX 公司的 XC7Z020-2CLG400I 作為主控制器，搭載 ADI 公司的

AD9361/AD9363 射頻芯片構成了產品的主體架構。P201Pro 為 ZYNQ7020 搭 配 AD9361, P203Pro 為 ZYNQ7020 搭配 AD9363,兩款的主要差別在于射頻芯 片的帶寬不同，用戶可以根據實際需求來選擇對應產品。

P201Pro/P203Pro 兩款集成了多種射頻和其他硬件接口，資源豐富、 方便易用，如下圖可以概覽產品內部資源結構。

P201Pro/P203Pro 的 PCB 尺寸是長寬=11570mm，PCB 厚度為 2.2mm， 此外我們為產品配備了精美外殼，外殼尺寸為長寬高=1257523mm，整 個外殼也起到了散熱的作用，確保了產品穩定運行。

產品按照工業級標準設計，工作溫度-40—85℃,采用了0.5ppm 高精 度時鐘，所有接口都做了靜電防護。

?編輯

[]()1.2********產品資源與框圖

如下框圖已列出產品板載資源，通過下表可以看到開發板所包含的所 有功能。

?編輯

[]()1.3********產品尺寸與外殼

如下圖分別展示了產品 PCBA 尺寸與外殼尺寸。

?編輯?編輯

[]()[]()第二章：硬件使用說明

本章節開始我們將系統介紹產品的硬件，以便用戶快速上手使用。

[]()2.1P201Pro與P203Pro對比

如下表列出了 P201Pro 和 P203Pro 的參數指標，兩款產品的差異點在于射頻 芯片的選用不同，所以 P201Pro 和 P203Pro 的差異表現在射頻端口的頻率范圍不 同、信號帶寬不同。用戶可以對比下表選擇對應產品使用。

?編輯

[]()2.2********關于供電

產品提供了三種供電方式:XH2.54 接口、TypeC 接口、DC-007B 接口，三種供 電方式為客戶在不同使用模式下供電。

XH2.54: 如果集成單板到自己的設備中，就可以通過 XH2.54 接口供電，供 電電壓范圍是 8-36V/1A。

TypeC：這里的 TypeC 接口提供了多重功能，既可以對板卡供電，直接接到 電腦 USB 接口上，即可為板卡提供 5V 電源。同時也是通信接口，提供了 JTAG、 UART 的通信功能，方便用戶下載和調試板卡。

DC-007B：此接口可以外接璞致提供的 12V/1A 電源適配器為設備供電。DC- 007B 與 XH2.54 是連通的，兩者只可接一個，但與 TypeC 是做了電源兼容設計， 可以兩個電源同時接上，并不沖突。

?編輯

[]()2.3********主控時鐘

單板為 PS 側提供了33.33Mhz 的時鐘輸入，輸入的管腳位置為 PS_CLK_500； 為 PL 端提供 40M 時鐘，輸入管腳位置為 IO_L11P_SRCC_35,管腳號為 L16。

[]()2.4********主控復位

單板在靠近板邊位置提供了nGST 復位按鍵，為系統復位按鍵，低電平有效。 此引腳分別連接到 PS 側的 PS_POR_500 和 PL 側的 IO_12N_MRCC_34（管腳位置 U19）引腳上。

[]()2.5********主控啟動模式

單板板支持三種啟動模式，分別是 JTAG、QSPI Flash、SD 卡。啟動模式的 切換可以提供板邊的撥動開關選擇，當開關撥動到 JTAG 側，即為 JTAG 啟動模 式，可以通過 JTAG 接口下載調試單板；當開關撥動到 QSPI/SD 側，啟動模式切 換為 QSPI Flash 和 SD 卡模式，在此模式下，我們做了特別的設計，當不接 SD 卡時，默認為 QSPI FLASH 啟動，當接了SD 卡時，啟動模式自動切換到SD 模式。

[]()2.6DDR3介紹

PS 側設計了兩顆工業級 DDR3L 芯片，單顆容量 512MB，兩顆共計容量為 1GB, 型號為 MT41K256M16TW-107IT:P，DDR3L 管腳分配直接調用系統分配即可。也可 以參考我司提供的例程。

[]()2.7QSPIFLASH********介紹

板載 256Mb 的 QSPI FLASH，可用于存儲啟動文件和用戶文件。 管腳定義如下表。

[]()2.8E2PROM介紹

單板上預留了一顆 E2PROM，容量為 256Kb，管腳定義如下表。

[]()2.9PL側千兆以太網

單板 PL 側設計了一顆千兆以太網芯片,以太網芯片與 ZYNQ 芯片之間通過 RGMII 接口互聯，連接對應管腳見下表芯片地址 PHY_AD[2:0]=001。

[]()2.10SD卡

單板上設計了 SD 卡座，與PS 側 BANK501 相連，因為 BANK501 的電平為 1.8V，但 SD 的數據電平為 3.3V,所以使用 TXS02612RTWR 進行電平轉換。

如下是 SD 卡的管腳分配，更詳細電路可參考原理圖。

[]()2.11USB轉JTAG和********UART

單板上設計了一路 USB 轉 JTAG/UART 接口，JTAG 連接到主控芯片的 JTAG 接口上， UART 連接到主控的 UART1 管腳上。

如下是 UART 管腳分配，更詳細電路可參考原理圖。

[]()2.12USB2.0接口

單板上集成了一顆 USB2.0 芯片，如下表列出了 USB PHY 與主芯片的對應 關系。詳細信息參見底板原理圖。

[]()[]()2.13AD9361介紹

產品射頻部分使用了 ADI 公司的 AD9361，本小節我們將從射頻鏈路、數據 通道、時鐘部分詳細介紹。

[]()2.13.1********射頻前端電路

射頻前端電路涉及到巴倫、功放、以及射頻開關三部分。巴倫的帶寬為 10M- 6Ghz，覆蓋了 AD9361 的通信帶寬。

功放的帶寬是 50M-6Ghz，也是覆蓋了 AD9361 的通信帶寬，但功放在整個通 信帶寬的增益平坦度略有差異，如下表可以詳細看到功放在各頻點指標。

?編輯

射頻開關采用的是 SPDT 一進兩出，帶寬為 9K-8G，并且射頻開關內部集成 了靜電防護電路，有效防護了射頻端口。對應射頻開關的切換邏輯可以參考下表， 對于 AD9361 的 TX/RX 切換，可以參考原理圖實際連接關系來對應調整。

?編輯

此外，射頻前端我們還涉及了 4 路 LED 指示，端口設置 1 對應 LED 亮，端 口設置 0 對應 LED 滅。如下表列出了LED 管腳對應關系。

[]()2.13.2AD9361控制和數據端口

AD9361 數字端口分為數據端口和控制端口兩部分，數據端口可以定義為 LVCMOS 也可以定義成 LVDS，LVCMOS 的通信速率不高，所以璞致提供的項目工程 里默認用 LVDS 接口來定義數據端口,如下表列出了管腳對應關系，也可以參考原 理圖。

?

編輯

[]()2.13.3AD9361時鐘電路

AD9361 的輸入時鐘采用的了 40M VCTCXO，精度高達 0.5ppm。此外板卡上預 留了 ADF4002BRUZ 芯片，如果對時鐘精度有更高要求，可以通過射頻頭輸入到 ADF4002BRUZ 來調整。對于時鐘的詳細使用可以參考璞致提供的原理圖來編程。

[]()2.14PPS和時鐘輸入

板卡上設計了一路 PPS 輸入和 10M 時鐘輸入電路，此電路從同一個 mmcx 接口輸入， RC 電路配合 FPGA 的 IO 控制來選擇 PPS 和時鐘電路的通斷，此外 10M 時鐘信號還連接到 了 ADF4002 上，做時鐘校正。PPS 和時鐘分別連到 FPGA 的如下管腳：

[]()2.15GPS模塊

底板上集成一顆 GPS 模塊，可以實現 GPS 和北斗定位功能。我們可以通過 UART 來配置和讀取 GPS 模塊數據，另外模塊提供了PPS 信號。如下表列出了 GPS 模塊的管腳對應關系，更詳細說明可以參考提供的原理圖。

[]()2.16IO擴展口

底板上設計了一個 40P 2.54mm 間距的簡易牛角座，用于擴展信號的連 接，如下表標出了信號所在的芯片位置，詳細連接關系參考原理圖部分。

[]()2.17用戶LED

板卡上預留了兩路 LED 做用戶自定義使用，LED 高電平亮，LED 低電平滅。 如下表列出了 LED 的管腳對應關系，更詳細說明可以參考提供的原理圖。

?
審核編輯 黃宇