設計資料原理圖：622-基于ADRV9002 +ZYNQ7020 的軟件無線電 SDR（升級AD9361）
一、板卡概述
板卡由ADI ADRV9002+Xilinx XC7Z020-CLG484芯片設計的整板，包含雙路射頻輸入輸出通道，支持千兆網絡，RS232，觸摸屏等接口，雙核ARM支持Linux操作系統。北京太速科技板卡功耗很低，適合自定義的無線協議開發，如Loar、Wifi、4G平臺等，也適合無線手持機、圖傳模塊的產品開發。
二、主要功能和性能
三、軟件支持
四、應用領域
軟件無線電處理平臺
標簽: ADRV9002板卡 , KU5P計算板 , PCIe視頻采集卡 , 高速模擬AD采集卡 , 軟件無線電 SDR
審核編輯 黃宇
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
SDR
+關注
關注
7文章
242瀏覽量
52001 -
無線電
+關注
關注
63文章
2211瀏覽量
119720
發布評論請先 登錄
相關推薦
熱點推薦
繼復旦微JFMQL20S484之后 ZYNQ7020全國產化替代 核心板/開發板SoC芯片
ZYNQ7020核心板集成雙核ARM處理器與FPGA，具備高速數據處理與靈活定制能力，廣泛應用于工業控制、視頻處理、醫療等領域，國產化版本如DLM20S484也具備高集成度。
數字陣列板卡設計原理圖：889-基于RFSOC XCZU49DR的 16T16R的軟件無線電硬件
DA輸出核心板, 數據流傳輸適配器, 信號輸出播放, 數字陣列板卡, 軟件無線電硬件, XCZU49DR板卡
軟件無線電處理卡設計原理圖：227-基于Kintex-7 XC7K325T的FMC USB3.0四路光纖數據轉發卡
Camera Link 輸出子卡, K7軟件無線電處理平臺, 軟件無線電處理, 軟件無線電處理平
軟件無線電-AD9361 璞致 PZSDR 軟件無線電系列板卡之PZ-FL9361(FMCOMMS3)使用說明
是基于AD9361的評估板，通過FMC接口與FPGA連接，支持寬帶收發功能。實驗部分詳細介紹了在璞致FPGA板卡上運行FMCOMMS3系統的步驟，包括固件燒錄、網絡配置以及使用SDR#和ADIIIOOscilloscope軟件進
璞致 PZSDR 系列板卡之 P159 軟件無線電硬件說明-ZU15EG+ADRV9009 16bit ADC & 14bit DAC
P159軟件無線電產品采用Xilinx XCZU15EG主控與ADI ADRV9009射頻芯片，提供2T2R射頻通道及豐富接口資源。該產品支持多種供電方式、啟動模式，配備8GB DDR4內存
PZSDR 軟件無線電 開發板系列板卡之P201Pro P203Pro 硬件說明—AD9361 AD9363
璞致PZSDR系列中的P201Pro/P203Pro板卡采用Xilinx ZYNQ7020主控搭配ADI AD9361/AD9363射頻芯片（區別在于帶寬），板卡提供三種供電方式（XH2.54
jBox分體式軟件無線電演示驗證平臺
jBox分體式軟件無線電演示驗證平臺（以下簡稱jBox）是介方信息推出的一款基于SCA4.1/SRTF標準規范設計的高性能、通用性強的軟件無線電平臺，該平臺采用標準3u-VPX機箱設計
在樹莓派上開啟業余無線電之旅~
業余無線電可讓你通過收聽廣播、追蹤飛行器和解碼信號來探索無線通信的奧秘。然而，傳統的業余無線電設備往往價格高昂且體積龐大，不易獲取。我將向你展示如何利用樹莓派以經濟實惠的方式踏入業余無線電
PZSDR/璞致 P201Pro（AD9361） 軟件無線電：工業級 SDR 解決方案，賦能多域技術創新
P201Pro 以ZYNQ7020+AD9361硬核組合為核心，融合工業級可靠性與開源生態兼容性，為工程師群體提供從射頻到基帶的全鏈路可定制化解決方案。
璞致電子 UltraScale+ RFSoC 架構下的軟件無線電旗艦開發平臺
核心，融合高帶寬信號采集、高速數據處理與靈活擴展能力，專為專業工程師打造的軟件無線電（SDR）開發平臺。其工業級可靠性與豐富的軟硬件生態，滿足從原型驗證到量產部署的全流程需求
【PZSDR AD9361】——璞致PZ-FL9361 軟件無線電模塊：工業級射頻解決方案的技術標桿
璞致電子推出PZ-FL9361軟件無線電模塊，搭載ADI AD9361射頻芯片，實現70MHz-6GHz寬頻覆蓋與56MHz可調帶寬，支持2T2R架構與工業級環境應用。模塊兼容主流FP
連載｜業余無線電史話（五）：首批無線電呼號前綴
首批無線電前綴1906年，在柏林召開的首屆國際無線電報會議上，決定國際無線電報系統中的電臺呼號須由三個易于區分的字母組成。1912年7月5日，受要求識別所有頻譜使用者的《無線電法案》推
AD9361
我使用AD9361芯片，參考時鐘為10MHz,鑒相頻率為20MHz，設置BBPLL頻率為800MHz，ADC_CLOCK為BBPLL的2分頻，為400MHz，clock_OUT為ADCclock的8
發表于 06-25 15:02
工商網監
評論