?第一章：產品概述

[]()1.1產品概述

璞致軟件無線電 PZSDR 系列包括了眾多產品類別，本文介紹的是璞致公 司設計的 P159 產品，本產品使用了 XILINX 公司的 XCZU15EG-2FFVB1156I 作 為主控制器，搭載 ADI 公司的 ADRV9009BBCZ 射頻芯片構成了產品的主體架 構。P159 集成了多路射頻和其他硬件接口，資源豐富、方便易用，如下圖可 以概覽產品內部資源結構。

P159 的 PCB 尺寸是長寬=160100mm，PCB 上預留了多個固定孔，方便 用戶直接集成到設備中。此外我們為產品配備了精美外殼，整個外殼起到 了散熱的作用，確保了產品穩定運行。

產品按照工業級標準設計，工作溫度-40—85℃,采用了高精度時鐘， 所有接口都做了靜電防護。

?編輯

[]()1.2********產品資源與框圖

如下框圖已列出產品板載資源，通過下表可以看到開發板所包含的所 有功能。

?編輯

[]()1.3********產品尺寸與外殼

如下圖分別展示了產品單板尺寸和外殼尺寸，需要注意的是：對于外殼 logo，可 以為用戶提供定制方案，用戶提供 logo 文件即可定制成自己的專屬 logo。

?編輯

[]()[]()第二章：硬件使用說明

本章節開始我們將系統介紹 P159 的各個硬件功能，以便用戶快速上手使用。

[]()2.1P159框架概覽

如下表列出了 P159 的參數指標以及板卡設計的外部資源。板卡采用單片 ADRV9009BBCZ 設計 2T2R 射頻通道以及多個高速數據傳輸接口，完成了整個射頻 鏈路的收發功能。其他更詳細信息可以參照我司提供的圖紙。

?編輯

[]()2.2********關于供電

產品提供了兩種供電方式:XH2.54 接口、DC-007B 接口，兩種供電方式為客 戶在不同使用模式下供電。

XH2.54: 如果集成單板到自己的設備中，就可以通過 XH2.54 接口供電，供 電電壓電流需求是 12V/3A。

DC-007B：此接口可以外接璞致提供的 12V/3A 電源適配器為設備供電，即插 即用。DC-007B 與 XH2.54 是連通的，兩者只可接一個，防止兩個電源互相影響。

?編輯

[]()2.3********時鐘部分

P159 板卡上設計了多路時鐘，分別滿足不同功能，更詳細信息可以參考我 司提供的圖紙。

1）為 PS 側設計了 33.33Mhz 的時鐘輸入，輸入的管腳位置為 PS_REF_CLK, 此時鐘為 ARM 側提供時鐘來源，管腳位置為 U24。

2）為 PL 端提供 200M 時鐘，輸入管腳位置為 IO_L13P_GC_66/IO_L13N_GC_66, 此時鐘為 PL 側提供時鐘來源，管腳位置為Y4/Y3。

3）為 MGT 提供了兩路時鐘，分別為 125Mhz 和 156.25Mhz，時鐘輸入管腳對應 關系是 125Mhz 連接 MGT_REF_CLK_P0_230/ MGT_REF_CLK_N0_230，管腳位置 為 C8/C7；156.25Mhz 連接 MGT_REF_CLK_P1_230/ MGT_REF_CLK_N1_230，管 腳位置為 B10/B9；

4）為 GTR 部分提供了 26Mhz/27Mhz/100hz，分別給 USB3.0/MiniDP/SSD 三個外 設接口使用。

5）為射頻電路提供了專用的時鐘芯片 HMC7044LP10BE，輸出多路時鐘，提供 給 JESD204B 接口使用。時鐘對應接口可以參考我司圖紙。

[]()2.4********復位按鍵

P159 板卡在靠近板邊位置提供了nGST 復位按鍵，為系統復位按鍵，低電平 有效。此引腳分別連接到 PS 側的 PS_POR_B(V23)和 PL 側的 IO_12P_44（AE15） 管腳上。

?編輯

[]()2.5********主控啟動模式

P159 支持四種啟動模式，分別是 JTAG、QSPI Flash、EMMC、SD 卡。啟動模 式的切換可以通過板邊的撥動開關選擇，如下圖為 M2/M1/M0 三個撥碼選擇開關， 可以根據啟動真值表來選擇對應啟動模式。

?編輯

[]()2.6DDR4介紹

PS 側設計了四顆工業級DDR4 芯片，單顆容量 1GB，四顆共計容量為 4GB,PL 側也設計了四顆工業級 DDR4 芯片，單顆容量 1GB，四顆共計容量為4GB。型號為 MT40A512M16LY-062E IT:E。PS 側 DDR4 管腳分配直接調用系統分配即可，PL 側 DDR4 管腳分配可以參考下表，也可以參考我司提供的例程。

[]()2.7EMMC介紹

P159 設計了 32GB 的 EMMC，用戶可用于存儲啟動文件和用戶文件。 管腳定義如下表。

?編輯

[]()2.8QSPIFLASH********介紹

P159 設計了兩路 256Mb 的 QSPI FLASH，合計 512Mb，組成 x8 模式。可用于 存儲啟動文件和用戶文件。管腳定義如下表。

?編輯?編輯

[]()2.9E2PROM介紹

單板上預留了一顆 E2PROM，容量為 256Kb，管腳定義如下表。

?編輯

[]()2.10********千兆以太網

單板 PS 側設計了一顆千兆以太網芯片,以太網芯片與 ZYNQ 芯片之間通過 RGMII 接口互聯，連接對應管腳見下表芯片地址 PHY_AD[2:0]=001。

?編輯

[]()2.11SD卡

單板上設計了 SD 卡座，與PS 側 BANK501 相連，因為 BANK501 的電平為 1.8V，但 SD 的數據電平為 3.3V,所以使用 TXS02612RTWR 進行電平轉換。

如下是 SD 卡的管腳分配，更詳細電路可參考原理圖。

?編輯

[]()2.12USB轉JTAG和********UART

P159 上設計了一路 USB 轉 JTAG/UART 接口，JTAG 連接到主控芯片的 JTAG 接口上， UART 連接到主控的 UART0 管腳上。

如下是 UART0 管腳分配，更詳細電路可參考原理圖。

?編輯

[]()2.13USB3.0接口

P159 上設計了一路 USB3.0 接口，接口類型為 Type-A,可以靈活的定義成 Host 模式或者 Device 模式，如下表列出了 USB PHY 與主芯片的對應關系。詳細 信息參見底板原理圖。

?編輯

[]()2.14MiniDP********接口

P159 上設計了一個Mini DP 輸出接口，接口信號與 FPGA 的 BANK50/BANK505 相連，詳細可參考原理圖。

如下是 Mini DP 的引腳分配, 詳細電路可以參考開發板原理圖。

?編輯

[]()2.15SSD接口

P159 的 PS 側設計了一路 SSD（x2 模式），接口類型為 M.2，走 NVME 協議。 SSD 接口的管腳位置如下表，詳細電路可以參考開發板原理圖。

16 / 22

?編輯

[]()2.16SFP接口

P159 上設計了一路 10G SFP 接口，接口信號與 MPSOC 的 BANK230 相連，詳 細可參考原理圖。

如下是 SFP 的引腳分配, 詳細電路可以參考開發板原理圖。

?編輯

[]()2.1740P擴展接口

P159 預留了一個40P 2.54mm 間距的連接器，用于擴展信號的連接，

信號與 FPGA 的 BANK49/50 連接，電平為 3.3V。如下表標出了信號所在的芯 片位置，詳細連接關系參考原理圖部分。

?編輯

[]()2.18LED指示燈

P159 上設計了兩路 LED，高電平亮，低電平滅。詳細電路可參考開發板原理 圖。

?編輯

[]()

2.19ADRV9009介紹

P159 射頻部分使用了 ADI 公司的 ADRV9009，本小節我們將從射頻鏈路、數 據通道、時鐘部分詳細介紹。

?編輯

[]()2.19.1********射頻前端電路

射頻前端電路涉及到巴倫、功放、以及射頻開關三部分。巴倫的帶寬為 10M- 8Ghz，覆蓋了 ADRV9009 的通信帶寬。

功放帶寬是 10M-10Ghz，也是覆蓋了 ADRV9009 的通信帶寬，整個通信帶寬 內功放的增益線性非常好，如下表可以詳細看到功放在各頻點指標。

?編輯

射頻開關采用的是 SPDT 一進兩出，帶寬為 9K-8G，并且射頻開關內部集成 了靜電防護電路，有效防護了射頻端口。對應射頻開關的切換邏輯可以參考下表， 對于 ADRV9009 的 TX/RX 切換，可以參考原理圖實際連接關系來對應調整。

?編輯

[]()2.19.2ADRV9009通信端口

ADRV9009 數字端口分為數據端口和控制端口兩部分，數據端口如下表列出 了管腳對應關系，也可以參考 P159 原理圖和對應的工程代碼。

[]()2.19.3ADRV9009時鐘電路

ADRV9009 的輸入時鐘采用了高精度 VCXO 時鐘，頻率在 122.88Mhz，通過專 用的時鐘芯片產生所需的多路時鐘，同時 P159 預留了時鐘輸入輸出接口，如用 戶需要更高精度時鐘，可以從外部灌入時鐘，可以輸出所需時鐘。對于時鐘的詳 細使用可以參考璞致提供的原理圖以及提供的代碼工程來編程。

?編輯

[]()2.19.4ADRV9009外本振輸入

P159 上預留了外本振輸入，接口類型為一代 IPEX 接口，如下圖參考，也可 以參考璞致提供的原理圖

?編輯

[]()2.19.5ADRV9009ORX1********輸入

P159 上預留了ORX1 輸入，接口類型為一代 IPEX 接口，默認情況下輸出 BALUN 沒有焊接，如用戶需要使用此電路，需要提前告知。如下圖參考，也可以參考璞 致提供的原理圖

?編輯

[]()PPS********接口

P159 上設計了一路 PPS，PPS 信號可以通過方向腳配置成 PPS 輸入，也可 以通過方向腳配置成 PPS 輸出，默認為 PPS 輸入，用戶可以根據實際需要來選 擇。PPS 和方向腳分別連到 FPGA 的如下管腳：

?編輯

[]()2.21GPS模塊

底板上集成一顆 GPS 模塊，可以實現 GPS 和北斗定位功能。我們可以通過 UART 來配置和讀取 GPS 模塊數據，另外模塊提供了PPS 信號。如下表列出了 GPS 模塊的管腳對應關系，更詳細說明可以參考提供的原理圖。

?編輯

?審核編輯 黃宇