NVMe over PCIe采用 AXI4-Lite 接口、AXI4 接口和 PCIe3.0X4 接口，其中AXI4-Lite 和 AXI4 總線接口均可抽象為總線事務，而 PCIe 接口信號可被抽象為 PCIeTLP 事務，因此為了方便的在事務層構(gòu)建復雜的測試用例，項目基于 UVM 搭建驗證平臺進行功能驗證。

圖1 驗證平臺架構(gòu)圖

在驗證平臺中將 PCIE 集成塊從待測試設計（Design Under Test，DUT）中剝離，以 PCIE 集成塊接口作為 DUT 接口執(zhí)行仿真。一方面，因為 PCIe 接口采用 PCIE 集成塊作為物理層和數(shù)據(jù)鏈路層驅(qū)動，而 PCIe 物理層和數(shù)據(jù)鏈路層的仿真十分復雜，需要使用成熟的驗證知識產(chǎn)權(quán)（Verification IP，VIP）保證仿真的準確性和效率，這一類的 VIP 通常十分昂貴并且復雜；另一方面，PCIE 集成塊是 Xilinx 提供的過了充分驗證的硬核 IP，因此在驗證過程中可以只使用其接口進行模擬，這將極大減小驗證平臺復雜度和構(gòu)建難度，同時對驗證的完備性影響較小.

驗證平臺由 UVM 驗證包、DUT、AXI BRAM IP 和 NVMe 子系統(tǒng)模型組成。UVM驗證包用于構(gòu)建測試用例、提供激勵、監(jiān)測接口、對比分析統(tǒng)計測試結(jié)果；DUT 為待測試對象即 NoP 邏輯加速引擎；AXI BRAM IP 用于模擬外部存儲，對接 DUT 的AXI4 數(shù)據(jù)總線；NVMe 子系統(tǒng)模型（NVMe Subsystem Model）是自主設計的用于模擬 PCIe 鏈路設備和 NVMe 設備的功能模型。

B站已給出相關(guān)性能的視頻，如想進一步了解，請搜索B站用戶：專注與守望