NVMe高速傳輸之擺脫XDMA設計25： NVMe 子系統(tǒng)模型設計
NVMe 子系統(tǒng)模型是用來模擬 NVMe 子系統(tǒng)的功能仿真模型。 在當前的技術背景下， 單一的存儲設備難以滿足巨大的存儲容量和速度需求， 因此很多存儲系統(tǒng)都采用 PCIe 交換機來拓展鏈路， 或通過 RAID 技術來提升存儲性能， 這些都使 PCIe 鏈路拓撲結構變得更加復雜。 此外基于 PCIe 的 NVMe 協(xié)議在執(zhí)行過程中需要通過 PCIe鏈路與主機控制器完成大量的指令和數(shù)據(jù)交互， 這使得如何在仿真環(huán)境下模擬復雜拓撲鏈路中的 NVMe 存儲設備功能成為急需解決的關鍵問題。 因此本IP提出 NVMe子系統(tǒng)模型的設計理念， 并將其整合到驗證平臺中， 使 NoP 邏輯加速引擎能夠在較復雜存儲子系統(tǒng)中做系統(tǒng)性的功能驗證， 同時降低了設計與驗證的迭代成本。
NVMe 子系統(tǒng)模型由模塊化的關鍵組件構成， 主要包含驅動器、 橋設備模型、NVMe 設備模型。 不帶交換設備的最小 NVMe 子系統(tǒng)模型如圖 1 所示。 帶有交換設備的最小 NVMe 子系統(tǒng)模型如圖 2 所示。在構建測試平臺的過程中， 可以根據(jù)需求在最小存儲子系統(tǒng)模型的基礎上添加組件來構建合適的 PCIe 鏈路拓撲結構。
圖1 最小 NVMe 子系統(tǒng)模型
圖2 最小 NVMe 子系統(tǒng)模型
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
PCIe
+關注
關注
16文章
1416瀏覽量
87437 -
模型
+關注
關注
1文章
3633瀏覽量
51656 -
存儲設備
+關注
關注
0文章
171瀏覽量
19604 -
nvme
+關注
關注
0文章
286瀏覽量
23683
發(fā)布評論請先 登錄
相關推薦
熱點推薦
NVMe高速傳輸之擺脫XDMA設計之七:系統(tǒng)初始化
直接采用PCIe實現(xiàn)NVMe功能，它的系統(tǒng)初始化流程主要分為鏈路訓練、PCIe 初始化和 NVMe 初始化， 分別實現(xiàn) PCIe鏈路連接、 PCIe 設備枚舉配置和 NVMe 設備配置
發(fā)表于 07-04 09:14
NVMe高速傳輸之擺脫XDMA設計之十:NVMe初始化狀態(tài)機設計
在完成PCIe配置初始化后，PCIe總線域的地址空間都分配完畢，可以執(zhí)行傳出存儲讀寫TLP，系統(tǒng)初始化進入NVMe配置初始化。NVMe配置初始化主要完成NVMe設備BAR空間的
發(fā)表于 07-05 22:03
NVMe高速傳輸之擺脫XDMA設計18：UVM驗證平臺
數(shù)據(jù)總線；NVMe 子系統(tǒng)模型（NVMe Subsystem Model）是自主設計的用于模擬 PCIe 鏈路設備和 NVMe 設備的功能
發(fā)表于 07-31 16:39
NVMe高速傳輸之擺脫XDMA設計14： PCIe應答模塊設計
應答模塊的具體任務是接收來自PCIe鏈路上的設備的TLP請求，并響應請求。由于基于PCIe協(xié)議的NVMe數(shù)據(jù)傳輸只使用PCIe協(xié)議的存儲器讀請求TLP和存儲器寫請求TLP，應答模塊也分別針對兩種
發(fā)表于 08-04 16:44
NVMe高速傳輸之擺脫XDMA設計17：PCIe加速模塊設計
PCIe加速模塊負責實現(xiàn)PCIe傳輸層任務的處理，同時與NVMe層進行任務交互。如圖1所示，PCIe加速模塊按照請求發(fā)起方分為請求模塊和應答模塊。請求模塊負責將內部請求事務轉化為配置管理接口信號或
發(fā)表于 08-07 18:57
NVMe高速傳輸之擺脫XDMA設計20： PCIe應答模塊設計
應答模塊的具體任務是接收來自PCIe鏈路上的設備的TLP請求，并響應請求。由于基于PCIe協(xié)議的NVMe數(shù)據(jù)傳輸只使用PCIe協(xié)議的存儲器讀請求TLP和存儲器寫請求TLP，應答模塊也分別針對兩種
發(fā)表于 08-12 16:04
NVMe高速傳輸之擺脫XDMA設計23：UVM驗證平臺
數(shù)據(jù)總線；NVMe 子系統(tǒng)模型（NVMe Subsystem Model）是自主設計的用于模擬 PCIe 鏈路設備和 NVMe 設備的功能
發(fā)表于 08-26 09:49
NVMe高速傳輸之擺脫XDMA設計24： UVM 驗證包設計
是一個 cfg_mgmt 接口， 四個axis 接口， 這些接口信號均可轉換為 PCIe TLP 事務。 這些接口與 NVMe 子系統(tǒng)模型對接， 因此 tlp_agent 中只包含一個 monitor
發(fā)表于 08-29 14:33
NVMe高速傳輸之擺脫XDMA設計27： 橋設備模型設計
橋設備模型模擬虛擬 PCI 橋設備的配置空間和路由功能。 橋設備是拓展 PCIe 鏈路的關鍵設備， 在 NVMe 子系統(tǒng)模型中， 橋設備模型
發(fā)表于 09-18 09:11
NVMe高速傳輸之擺脫XDMA設計30： NVMe 設備模型設計
NVMe 設備模型一方面模擬 PCIe EP 設備功能， 另一方面模擬 NVMe 行為功能，實現(xiàn) NVMe 協(xié)議事務的處理。 PCIe EP 設備具有 TYPE0 類型的配置空間， 要
發(fā)表于 09-29 09:31
NVMe高速傳輸之擺脫XDMA設計33：初始化功能驗證與分析
都通過 NVMe 子系統(tǒng)模型來實現(xiàn)， 因此對初始化功能的測試用例的實現(xiàn)比較簡單， 只需要配置初始化控制寄存器來控制初始化進程， 要實現(xiàn)不同應用場景的模擬則需要通過構建不同拓撲結構的 NVMe
發(fā)表于 10-08 08:02
NVMe高速傳輸之擺脫XDMA設計42：DMA 讀寫功能驗證與分析
事務， 數(shù)據(jù)通過 AXI 總線寫入 BRAM 仿真模型。 DMA 結束后寫數(shù)據(jù)計數(shù)寄存器為 256， 表示傳輸數(shù)據(jù)量為 256*16B 即 4KB。
圖1 DMA 讀測試仿真波形
NVMe 設備
發(fā)表于 10-27 09:10
NVMe IP over PCIe 4.0：擺脫XDMA，實現(xiàn)超高速！
基于NVMe加速引擎，它直接放棄XDMA，改為深度結合PCIe，通過高速傳輸機制開發(fā)。同時利用UVM驗證平臺驗證，有效提升工作效率。
NVMe IP高速傳輸卻不依賴XDMA設計之八：系統(tǒng)初始化
采用XDMA是許多人常用xilinx庫實現(xiàn)NVMe或其他傳輸的方法。但是，XDMA介紹較少，在高速存儲設計時，尤其是PCIe4.0模式下，較
NVMe高速傳輸之擺脫XDMA設計27：NVMe橋設備模型設計
橋設備模型模擬虛擬 PCI 橋設備的配置空間和路由功能。 橋設備是拓展 PCIe 鏈路的關鍵設備， 在 NVMe 子系統(tǒng)模型中， 橋設備模型
工商網(wǎng)監(jiān)
評論