文章來源：半導(dǎo)體與物理

原文作者：jjfly686

本文主要講述芯片制造中鎢栓塞與銅互連。

在指甲蓋大小的芯片上，數(shù)十億晶體管需要通過比頭發(fā)絲細(xì)千倍的金屬線連接。隨著制程進(jìn)入納米級，一個看似微小的細(xì)節(jié)——連接晶體管與金屬線的"接觸孔"，卻成為影響芯片性能的關(guān)鍵戰(zhàn)場。

納米接觸孔的電阻飆升

當(dāng)芯片制程進(jìn)入20 nm節(jié)點時，接觸孔直徑縮小到20 nm時，金屬接觸電阻會突然暴增3倍。這是因為接觸電阻與導(dǎo)體截面積成反比，當(dāng)直徑從100 nm縮小到20 nm，截面積減少了25倍！

傳統(tǒng)鎢栓塞的困境：金屬鎢的電阻率比銅高，在納米級接觸孔中更顯劣勢；接觸孔深度若保持500 nm，其電阻相當(dāng)于在納米尺度上"拖著一根細(xì)長的金屬絲"；在28 nm芯片中，接觸電阻已占總互連電阻的40%，嚴(yán)重影響芯片速度與功耗。

鎢栓塞的絕地反擊：從"柱子"到"溝槽"

為了解決這一難題，工程師開發(fā)出兩項關(guān)鍵技術(shù)：

栓塞拋光（Plug Polish Back）在32 nm節(jié)點首次實現(xiàn)將鎢栓塞拋光至與柵極平齊，將接觸孔深度從500 nm壓縮到100 nm。由于電阻與長度成正比，深度縮短使接觸電阻降低80%。

鎢溝槽（Tungsten Trenches）將垂直的栓塞改為橫向溝槽，接觸面積擴(kuò)大5-10倍。

抬升源漏

與鎢栓塞技術(shù)同步發(fā)展的，是抬升源漏（Raised Source/Drain）技術(shù)：通過外延生長在晶體管源漏區(qū)形成凸起的硅鍺（SiGe）或硅碳（SiC）層；將接觸孔深度從硅襯底內(nèi)部轉(zhuǎn)移到抬升層，避免損傷敏感的有源區(qū)；