全球第二大晶圓代工廠格芯（GF）決定無限期擱置7納米投資計劃后，7納米及更先進制程晶圓代工市場將呈現臺積電及三星雙雄競逐局面。臺積電結合旗下創意分進合擊，三星則與智原擴大合作，明年可望在7納米及8納米市場搶下多款ASIC訂單。

臺積電及三星在ASIC市場布局

■ 想對抗臺積電、創意聯軍

三星集團去年將晶圓代工事業切割為獨立晶圓代工廠Samsung Foundry后，同步建立了先進制程整合服務的（Samsung Advanced Foundry Ecosystem，SAFE）完整生態系統，并尋求合適的特殊應用IC（ASIC）合作伙伴。智原今年1月加入三星SAFE體系，不到半年時間就完成了數顆10納米區塊鏈ASIC設計定案，三星因此決定與智原在ASIC市場擴大合作。

三星除了在未來幾年在先進邏輯制程上予以智原完整支援，也提供在存儲器及先進2.5D/3D封裝技術的奧援。三星攜手智原，就是要在ASIC市場對抗臺積電及創意聯軍，并進一步爭取包括蘋果、亞馬遜、Google、思科等系統廠或網絡廠ASIC訂單。

事實上，三星近期更新了晶圓代工先進制程技術藍圖，今年推出支援極紫外光（EUV）微影技術的7納米鰭式場效電晶體（FinFET）制程，也將新增采用浸潤式微影技術的8納米8LPU制程。同時，明年還會推出支援EUV技術的5納米及4納米FinFET制程，以及可支援嵌入式射頻（+RF）與嵌入式磁阻式隨機存取存儲器（eMRAM）的18納米全空乏絕緣層上覆硅（FD-SOI）的18FDS制程。

至于被視為可以取得FinFET電晶體架構的全環繞電晶體（Gate-All-Around，GAA）架構，三星預估會在2020年推出采用GAA架構并支援EUV技術的3納米制程。面對臺積電在先進封裝技術上的積極卡位，三星推出可與臺積電整扇出型晶圓級封裝（InFO）抗衡的FOPLP-PoP封裝制程，以及與臺積電CoWoS封裝制程相抗衡的I-Cube封裝制程。

再者，三星集團本身擁有龐大的DRAM及NAND Flash產能，明年將推出異質晶圓同尺寸完整堆疊的3D SiP封裝。

■ 智原的ASIC設計能力助威

智原表示，今年1月加入三星SAFE生態系統，搭配完整驗證的知識產權（IP）解決方案，使客戶的ASIC在三星FinFET制程技術中得以快速實現。三星晶圓代工和智原ASIC設計服務的結合，將加速客戶在創新應用擴展，并提升芯片效能以及市場競爭力。