回放視頻包含完整課程和demo演示；視頻節點和課程內容如下表所示。

現場問答已精簡、整理為文字版并收錄在課件PPT中，方便大家快速查閱。

直播問答整理如下，供大家參考。

現場來不及提問、或錯過直播的觀眾可以在后臺留言提問，我們會轉給相關技術人員進行解答。

也歡迎大家就培訓本身的改進意見給我們留言，我們會根據大家的反饋調整今后的培訓計劃。

Q1

Allegro X PCB Designer 有自動繞等長功能嗎？

答：Allegro X PCB Designer 支持自動繞等長。指令 Route -> Auto-interactive Delay Tune，如圖所示：

Q2

原理圖互聯怎么檢查準確性？

答：Allegro X System Capture 的 Audit Schematic 功能可以檢查原理圖的連接。如圖所示：

Q3

原理圖窗口能直接打開 PCB 文件嗎？

答：Allegro X System Capture 支持在原理圖設計窗口中打開 PCB 文件。

Q4

網表是否還需要導入導出？

答：使用 Allegro X Design Platform，原理圖完成設計后，可直接輸出到 PCB 設計環境，用戶在 PCB 環境中可直接開始設計。當然，也可以選擇傳統的方法：從原理圖中導出網表，再新建 PCB，導入網表，啟動設計。

Q5

精細化差分信號設計，有哪些措施，精細化到什么程度？

答：精細化設計差分信號常見的措施包括 P/N 信號等長，阻抗連續、不跨分割、相鄰層挖空等等。具體的規則數值、精細化程度跟信號速率、板材選擇、層疊方案等有關，需根據仿真結果來確定。

Q6

高頻差分線控制等長，走哪種線更好，45度還是弧線？如何確定 P 和 N 之間的長度差？

答：如果高頻信號的頻率不是特別高，實際布線空間緊張，使用45度線來做等長可以滿足要求。如果處理超高頻信號，且實際布線空間不緊張時，弧線等長更有利于信號完整性；P/N 之間的長度誤差值需根據實際情況來仿真確定，常見控制誤差范圍為 5mil-10mil。

Q7

Analysis Model Manager（AMM）支持模型賦予嗎？

答：AMM 支持模型賦予，也可以導入外部模型庫，還能創建模型。

Q8

有 3D 堆疊的 PCB 設計嗎？

答：有，對產品小型化要求極高的項目可能會用這樣的技術，將多層電路板在垂直方向上堆疊起來進行設計。

Q9

EMC 仿真方面，PCB 設計上如何考慮？

答：從布局方面來看，不同功能的電路需分區設計，比如數字電路、模擬電路、電源等；從布線方面來看，用專門的 GND 層來確保接地良好、差分信號等長、避免銳角轉向等；從整板來看, 使用相應的屏蔽方案亦有助于 EMC。

10

多人共同設計一個 PCB，只連局域網內服務器就可以嗎？

答：是的，只連局域網內服務器就可以。

11

TCL 語言，腳本語言 SIKLL 是否有淡出的趨勢？

答：TCL 和 SKILL 沒有淡出趨勢。TCL 在 EDA 領域依舊被廣泛使用（編寫自動化測試腳本、實現工具之間的交互等）。SKILL 主要用于全流程的定制化功能，比如：設計數據的提取和檢查。

12

有系統的操作教程嗎？

答：Allegro X 有系統的幫助文檔，對每個指令都有詳細的解釋。另外，我們在 B站 也分享了很多操作視頻，歡迎點擊這里觀看。

13

24.1 版本對電腦配置有什么要求嗎？

答：24.1 版本的通用產品配置請見下圖。

Allegro X Pulse、Allegro X Advanced Package Designer 和 3D Design Viewer 的配置需要結合用戶需求，具體請詢問 Cadence 銷售團隊或授權經銷商。