內容提要

●Cadence 針對先進節點SF2 全環繞柵極（GAA）推出經優化的Cadence.AI 數字與模擬工具，旨在提高結果質量，加快電路工藝節點遷移

●Samsung Foundry 的所有多晶粒集成產品均采用Cadence 先進的3D-IC 技術，加快了堆疊芯粒的設計和組裝速度

●Cadence 面向下一代AI 設計提供廣泛的IP 產品組合和工具，助客戶實現一次流片成功，縮短產品上市時間

楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布與 Samsung Foundry 開展廣泛合作，旨在推動技術進步，包括加快 Samsung Foundry 的先進全環繞柵極(GAA）節點上 AI 和 3D-IC 半導體的設計速度。Cadence 與 Samsung 的持續合作大大推進了業界要求最苛刻應用中的系統和半導體開發，如人工智能、汽車、航空航天、超大規模計算和移動應用。

通過此次密切合作，Cadence 和 Samsung 展示出以下成果：

1Cadence.AI 可降低漏電功耗，促進 SF2 GAA 測試芯片的開發：

Cadence 與 Samsung Foundry 密切合作，利用 CadenceCerebrus Intelligent Chip Explorer 和其 AI 技術，在 DTCO 和實施中，將 SF2 GAA 平臺的漏電功耗最小化。與性能最佳的基線流程相比，Cadence.AI 成功將漏電功耗降低 10% 以上。作為持續合作的一部分，雙方的共同客戶正積極參與使用 Cadence.AI 進行 SF2 設計測試芯片的開發。

2Cadence 的背面實現流程獲得了 Samsung Foundry SF2 認證：

在 Cadence 和 Samsung Foundry 的通力合作下，完整的 Cadence 背面實現流程已獲得 SF2 節點認證，可用于加速先進設計的開發。完整的 Cadence RTL-to-GDS 流程（包括 GenusSynthesis Solution、InnovusImplement System、QuantusExtraction Solution、PegasusVerification System、VoltusIC Power Integrity Solution和TempusTiming Signoff Solution）現已增強以支持背面實現要求，如背面布線、納米 TSV 插入、布局和優化、簽核寄生參數提取、時序和 IR 分析以及 DRC。Cadence 背面實施流程已經在一個成功的 Samsung SF2 測試芯片得到了驗證，證明該流程已準備就緒并可供使用。

3Cadence 與 Samsung Foundry 合作為 Samsung Foundry 的多晶粒產品提供解決方案：

Cadence Integrity3D-IC 平臺適用于 Samsung 的所有多晶粒集成產品，其早期分析和封裝感知功能現能兼容 Samsung 的 3DCODE 2.0 版本。此外，Cadence 和 Samsung 還利用各種差異化技術擴大多晶粒合作，如使用 Cadence Celsius Studio 進行熱翹曲分析，使用 Cadence Pegasus Verification System 進行系統級電路布局驗證。Cadence 還為 Samsung 提供封裝 PDK 支持，利用 Allegro X 系統縮短設計時間。該系統與 Integrity 3D-IC 平臺相結合，可優化封裝設計流程。

4Cadence.AI 的 Virtuoso Studio 流程成功部署，用于模擬電路工藝遷移：

在 AI 驅動的 Virtuoso Studio 中，基于目的的例化映射可快速重定向原理圖，而 Virtuoso Studio 先進優化平臺中的電路優化幫助 Samsung 將 100MHz 振蕩器設計從 14nm 工藝遷移到 8nm 工藝，使周轉時間縮短 10 倍。此外，FinFET 到 GAA 模擬設計遷移參考流程可供雙方的共同客戶使用，且實驗結果非常成功。

5Cadence mmWave RFIC 設計流程成功用于 14RF 電路設計流片：

Cadence 和 Samsung 成功完成了一個 48GHz 功率放大器設計的流片，證實可實現對強大、完整系統參考流程的硅驗證。該流程利用 Cadence EMX Designer 進行快速建模和自動生產版圖，創建無源器件。利用 EMX 3D Planar Solver 進行全設計 EM 提取，利用 Voltus XFi 和 Quantus 進行 EM/IR 分析，確保集成電路滿足嚴苛的指標要求，利用 Pegasus 進行 DRC/LVS 簽核，AWR VSS 則為執行初始系統級預算和版圖后驗證提供無縫環境。合作客戶可以放心地利用這一流程，及時向市場推出卓越的設計。

6Cadence Pegasus Verification System 已通過 Samsung Foundry 4nm 和 3nm 工藝技術認證：

通過與 Samsung Foundry 合作，Cadence 的物理驗證流程得到優化，能夠幫助使用 Samsung Foundry 先進節點的共同客戶達到簽核準確度和運行時間目標，縮短產品上市時間。Pegasus 系統現已通過 Samsung Foundry 多個先進節點的認證，這些節點已經過客戶的驗證并投入生產，同時還提供簡化的全包式許可支持。Pegasus 系統作為 iPegasus 集成到 AI 驅動的 Cadence Virtuoso Studio 中，實現了設計中簽核質量 DRC 和版圖實現中的交互式金屬填充，將周轉時間最多縮短 4 倍。

7Cadence IP 產品組合在先進的 Samsung 節點上提供全面的行業解決方案：

●Cadence 基于Samsung SF5A 構建的最新IP 包括業界卓越的 112G-ULR SerDes、PCIe 6.0/5.0、UCIe、DDR5-8400、DDR5/4-6400 內存和USB 2.0PHYIP，為客戶提供完整的平臺解決方案

●Cadence 基于 Samsung SF5A 的PCIe 6.0 PHY IP已成功通過PCIe 5.0 x8 合規性認證，并展示了與其他PCIe 5.0/6.0 系統和測試設備的無縫互操作性，進一步展示了其PCIe 解決方案的成熟度

●Cadence 正在進一步加強與 Samsung Foundry 的合作，不斷突破性能極限，為 Samsung SF4X 和 SF2 上的 GDDR7 設計先進的內存 IP，并通過這一新的內存標準幫助重塑 HPC/AI 行業。

8Cadence 的先進驗證技術可應對 AI 設計復雜性：

Samsung Foundry 在 SF3 中應用了 Cadence 的先進驗證技術，如 Palladium Enterprise Emulation System、JasperC、STG 和 Xcelium ML，以應對日益復雜的 AI 芯片，并達到上市時間要求。

“Samsung 是一家典型的 chips-to-systems 公司，我們很榮幸能夠與其合作開發這項技術，幫助雙方的共同合作伙伴設計下一代智能系統”，Cadence 高級副總裁兼定制IC 與 PCB 事業部總經理Tom Beckley 說道，“AI 與現代加速計算的超融合需要強大的硅基礎設施。有了這些新的 AI 驅動的、經過認證的設計流程和標準化解決方案，我們的共同客戶可以放心地針對 Samsung 先進節點進行設計工作，實現他們的設計和上市時間目標。”

“Samsung 與Cadence 密切合作，共同推進技術發展，幫助雙方客戶高效地向市場交付具有競爭力的設計”，Samsung Electronics 副總裁兼晶圓代工設計技術團隊負責人Sangyun Kim 表示，“在我們的共同努力下，客戶能夠利用 Samsung 的最新工藝和技術創新，突破最先進的 AI、超大規模計算和移動 SoC 設計的極限。”

關于 Cadence

Cadence 是電子系統設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業積累。基于公司的智能系統設計戰略，Cadence 致力于提供軟件、硬件和 IP 產品，助力電子設計概念成為現實。Cadence 的客戶遍布全球，皆為最具創新能力的企業，他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續十年名列美國財富雜志評選的 100 家最適合工作的公司。