這些3nm芯片是什么？

聯(lián)發(fā)科已經(jīng)宣布推出首款3nm工藝芯片，這是一款未命名的旗艦產(chǎn)品天璣SoC，預(yù)計將于2024年進入量產(chǎn)，這個消息意義重大。讓我們先解釋一下3nm工藝芯片是什么，以及它對您的實際性能和電池壽命意味著什么。

什么是3nm工藝芯片？

在半導(dǎo)體處理器的早期，只需測量晶體管柵極長度，從最初幾十年的微米（百萬分之一米或微米）開始，逐漸發(fā)展到納米。隨著技術(shù)的成熟，晶體管尺寸的減小，我們看到了性能的提高、功耗的降低以及發(fā)熱量的降低。當時，可以簡單的說，較小的晶體管比較大的晶體管更好，并且制造商之間的工藝節(jié)點代際改進是相似的。

然而，在過去的幾十年里，隨著集成電路設(shè)計（從平面晶體管到各種類型的3D晶體管）和制造工藝的各種專有改進，僅根據(jù)晶體管尺寸來衡量性能增益變得更加復(fù)雜。因此，3nm工藝芯片本質(zhì)上是一個營銷術(shù)語，與晶體管的尺寸沒有直接關(guān)系。由同一制造商制造的兩代工藝節(jié)點（例如5nm和3nm）的芯片在較小的工藝節(jié)點上應(yīng)該具有較小的整體晶體管尺寸。但是，這些大小不一定對應(yīng)于流程節(jié)點名稱。

相反，微芯片制造商按照現(xiàn)已失效的國際半導(dǎo)體技術(shù)路線圖(ITRS)以及后來的國際設(shè)備和系統(tǒng)路線圖(IRDS)制定的處理器節(jié)點擴展計劃，通過工藝節(jié)點名稱來營銷其每一代處理器路線圖中，例如5nm工藝和3nm工藝節(jié)點。這些芯片預(yù)計將遵循IRDS對接觸柵極間距和金屬間距等尺寸的預(yù)測，但可能具有更小的尺寸。

來源：三星

因此，比較英特爾的5納米工藝芯片和AMD的5納米工藝芯片可能不像查看晶體管柵極長度（或金屬間距等其他指標）那么簡單。對于新工藝節(jié)點命名法有多種提案，例如GMT（建立晶體管密度）和LMC（包括存儲器和互連密度）提案。同時，最好比較競爭芯片的實際性能或比較同一制造商的不同代工藝節(jié)點之間的性能。

在這種情況下，也是工藝節(jié)點名稱與制造商工藝差異的一個很好的例子，聯(lián)發(fā)科宣布它已經(jīng)使用臺積電的3nm工藝開發(fā)了首款芯片。臺積電和聯(lián)發(fā)科都沒有更準確地說明正在使用的是臺積電專有的3nm工藝節(jié)點，是N3、N3E、N3S、N3P還是N3X。聯(lián)發(fā)科的新聞稿稱：“聯(lián)發(fā)科首款采用臺積電3nm工藝的旗艦芯片組預(yù)計將于2024年下半年開始賦能智能手機、平板電腦、智能汽車和各種其他設(shè)備。”考慮到該日期，它很可能是N3S或N3P流程。

相反，與臺積電的N5工藝（屬于5納米工藝節(jié)點的一部分）相比，這些公司詳細介紹了各代改進。據(jù)稱，臺積電的3nm工藝與N5工藝相比“目前在相同功率下速度提高了18%，或者在相同速度下功率降低了32%，邏輯密度增加了約60%”。

有哪些公司在使用3nm工藝芯片？

到目前為止，除了聯(lián)發(fā)科之外，蘋果也已經(jīng)宣布了3nm芯片。需要注意的是，三星作為代工廠已經(jīng)在生產(chǎn)3nm工藝芯片，但還沒有移動芯片——它們目前正被加密貨幣機器使用。

高通使用臺積電和三星作為其代工廠，目前尚不確定其尚未公布的3nm工藝移動芯片將使用這兩家公司中的哪一家。

正如我們提到的，蘋果在9月12日的活動中為iPhone 15 Pro和iPhone 15 Ultra機型推出基于3nm工藝的Apple A17 SoC。該公司在2023年成為市場上第一家擁有3nm工藝芯片的智能手機/平板電腦制造商。多年來，蘋果已經(jīng)放棄了三星作為其A系列處理器的制造商，轉(zhuǎn)而選擇臺積電。

在GeekBench測試中,蘋果A17 Pro多核跑分達到了7199,雖然比其A16的6989提升不大,但依然遙遙領(lǐng)先于驍龍8 Gen 2領(lǐng)先版。在單核跑分方面,蘋果A17 Pro 3.77GHz的主頻發(fā)威,不僅相比A16有了明顯提升,甚至超越了蘋果M2 Ultra芯片。即使面對Intel的酷睿i9 14900KF變態(tài)的6GHz,單核性能僅落后12%左右。

據(jù)報道，蘋果已預(yù)訂了臺積電2023年90%的3nm工藝產(chǎn)能，據(jù)說這將擴展到預(yù)計為Mac BookPro和iPad Pro系列提供支持的Apple M3芯片。然而，最近的報道表明MacBook Pro M3和iPad Pro M3要到明年才會推出。

3nm工藝芯片對您意味著什么？

平均而言，較小的晶體管可提供改進的性能、功耗和散熱。晶體管密度也隨著晶體管的減小而增加。因此，由于晶體管內(nèi)和晶體管之間的行進距離更小，電子在電路內(nèi)行進的時間更少，從而提高了處理速度。它們還需要更少的能量來移動這些較短的距離，從而減少所需的輸入功率，最后，由于移動較少，導(dǎo)致以熱量形式損失的能量更少。

所有這些都意味著更好的性能、電池壽命和周圍的加熱。這意味著采用3nm芯片的設(shè)備將比采用同一芯片制造商的5nm或4nm工藝芯片的設(shè)備速度更快、使用壽命更長。

當然，影響這些指標的因素不僅僅是所使用的處理器或SoC。芯片設(shè)計或架構(gòu)、與其配對的內(nèi)存的速度以及包括軟件在內(nèi)的其他因素決定了終端設(shè)備（無論是智能手機、平板電腦還是個人電腦）的性能。

電池壽命還受到設(shè)備上其他組件（例如顯示屏）的功耗以及硬件和軟件優(yōu)化的影響。最后，散熱在很大程度上取決于設(shè)備的設(shè)計以及與之相結(jié)合的冷卻量。

事實上，最新一代工藝節(jié)點芯片的生產(chǎn)成本將更高，并且在生產(chǎn)初期每片晶圓的產(chǎn)量比前幾代芯片更低，這也意味著它們將僅限于生產(chǎn)的高端手機和平板電腦。因此，預(yù)計3nm工藝芯片智能手機和平板電腦將在至少一年內(nèi)僅在各制造商的旗艦產(chǎn)品中提供。蘋果只會為iPhone Pro機型引入3nm工藝A17 SoC的傳言呼應(yīng)了這樣的產(chǎn)品開發(fā)決定。

處理器擴展解釋

讓我們從基礎(chǔ)知識開始：半導(dǎo)體是具有導(dǎo)體和絕緣體特性的非金屬材料。單晶硅是最常用的半導(dǎo)體材料，通過“摻雜”或添加其他元素的雜質(zhì)來提高其電荷攜帶特性，可以提高其導(dǎo)電性。生長這種材料或基板的薄晶圓，并在其上通過各種物理和化學過程繪制或構(gòu)建電路。

現(xiàn)代半導(dǎo)體處理器由數(shù)十億個晶體管構(gòu)成，這些晶體管構(gòu)成了集成電路的元件以及其他組件。這些晶體管放大或調(diào)節(jié)電路內(nèi)的電信號流，重要的是還可以充當開關(guān)，形成邏輯處理器和存儲器的基礎(chǔ)。在半導(dǎo)體處理器制造歷史的大部分時間里，用于制造芯片的工藝節(jié)點的名稱是由晶體管柵極長度的最小特征尺寸（以納米為單位）或最小線寬來指定的。350nm工藝節(jié)點就是一個例子。

讓我們正確地看待這一點——納米是十億分之一米。隨著集成電路設(shè)計和半導(dǎo)體制造技術(shù)的不斷進步，在晶圓上構(gòu)建越來越多的晶體管成為可能，在幾十年內(nèi)從數(shù)千到數(shù)百萬，然后數(shù)十億。不過，工藝節(jié)點命名法并未遵循線性路徑，3D晶體管的出現(xiàn)使問題變得更加復(fù)雜。用于描述工藝節(jié)點的納米數(shù)不再必然與晶體管的任何物理尺寸相關(guān)，例如柵極長度、金屬節(jié)距或柵極節(jié)距。

相反，制造商遵循既定的IRDS路線圖，在處理器擴展方面實現(xiàn)連續(xù)幾代的進步，該路線圖本身基于晶體管密度每18-24個月翻一番的摩爾定律。

總而言之，“3nm工藝芯片”中的“3nm工藝”是指用于構(gòu)建芯片的技術(shù)的世代。3nm是芯片制造商使用的營銷術(shù)語，而不是對芯片技術(shù)規(guī)格（如性能或尺寸）的描述。然而，與同一制造商的5nm工藝芯片相比，3nm工藝芯片的晶體管更小。隨著晶體管變得更小，我們可以預(yù)期性能和能效會提高。