UHD-SDI RX Subsystem IP 核與 UHD-SDI TX Subsystem IP 核在編寫設(shè)計時具有多個設(shè)計示例可用，但所有這些設(shè)計示例均為直通設(shè)計的變體。如需了解有關(guān)這些設(shè)計的信息，請參閱(PG289)和(PG290)。

本篇博文將側(cè)重于概述如何以 ZCU106 開發(fā)板為目標(biāo)，創(chuàng)建和運行僅限 TX 的設(shè)計。

注：此設(shè)計按現(xiàn)狀提供，不含任何保證。它是在正常發(fā)布/測試流程外構(gòu)建的，僅用于提供指示信息。
SR 門戶不支持本設(shè)計。如果您對本設(shè)計有疑問，請在賽靈思視頻論壇板塊上發(fā)帖。

本設(shè)計演示了如何在 ZCU106 Rev 1.0 開發(fā)板上使用 Vivado 2019.2 工具集來構(gòu)建和運行 SDI TX 系統(tǒng)。
本設(shè)計是基于產(chǎn)品指南中發(fā)布的直通設(shè)計創(chuàng)建的，隨后經(jīng)過更新以適用于僅限 TX 的設(shè)計。其目的是為了演示如何在僅限 TX 模式下快速實現(xiàn) UHD-SDI TX 子系統(tǒng)和 UHD-SDI GT。
它包括下列組成部分：

復(fù)位功能

Zynq 子系統(tǒng)例化，用于控制 IP。

GPIO 用于監(jiān)控狀態(tài)（來自原直通設(shè)計且保留不變）

TPG 用于創(chuàng)建視頻數(shù)據(jù)

子集轉(zhuǎn)換器，用于將 TPG 從 8 BPC 轉(zhuǎn)換為 10 BPC

FIFO（來自原直通設(shè)計）

UHD-SDI TX 子系統(tǒng)

UHD-SDI GT

已使用 Onmitek4K Ultra 對其進(jìn)行了功能測試。

使用提供的腳本創(chuàng)建比特流

1. 在命令行或 Vivado 終端內(nèi)，運行來自以下目錄的 Tcl 腳本：

Vivado-sourcev_smpte_uhdsdi_rx_ss_0_ex.tcl

2. 等待腳本完成，然后運行 Vivado 生成比特流。
此操作能以腳本模式完成，也可以打開 Vivado GUI 并遵循典型的綜合、實現(xiàn)、比特流生成流程來完成。

3. 生成比特流后，導(dǎo)出 XSA 文件。

如何基于 XSA 來創(chuàng)建 ELF 文件：

1. 打開 Vitis GUI。

2. 創(chuàng)建新的平臺工程并指向從 Vivado 工程導(dǎo)出的 XSA。

3. 使用構(gòu)建工具來構(gòu)建 BSP。

4. 構(gòu)建好 BSP 后，選擇“Drivers”（驅(qū)動程序）中的“Import Examples”（導(dǎo)入示例）。

5. 導(dǎo)入 xsdi_example

6. 將 /src 文件 xsdb_* 替換為 /SW 內(nèi)的文件。
這些文件已經(jīng)過編輯，適用于僅限 TX 的硬件設(shè)計。

7. 構(gòu)建并測試。下圖顯示了 UART 控制臺。
注：如需了解有關(guān)構(gòu)建和測試的更多信息，請參閱(PG289)和(PG290)內(nèi)記述的默認(rèn)設(shè)計示例。

審核編輯：湯梓紅