RISC-V架構(gòu)師從過(guò)去指令集設(shè)計(jì)的錯(cuò)誤中吸取的教訓(xùn)
|
過(guò)去的錯(cuò)誤 |
RV32I吸取的經(jīng)驗(yàn)教訓(xùn) |
|||
| ARM-32 (1986) | MIPS-32 (1986) | X86-32（1978） | ||
| 成本 | 必須支持整數(shù)乘除法 | 必須支持整數(shù)乘除法 | 8 位以及 16 位操作、必須支持整數(shù)乘除法 | 無(wú) 8 位、16 位操作、可選的整數(shù)乘除法支持(RV32M) |
| 簡(jiǎn)潔性 | 無(wú)零寄存器、條件指令執(zhí)行、復(fù)雜的尋址模式、棧操作指令(push/pop)、算術(shù)/邏輯指令中存在的移位 | 立即數(shù)支持零擴(kuò)展及符號(hào)擴(kuò)展、一些算術(shù)指令會(huì)造成溢出異常 | 無(wú)零寄存器、復(fù)雜的過(guò)程調(diào)用指令(enter/leave)棧指令(push/pop)、復(fù)雜尋址模式、循環(huán)指令 | 寄存器x0專門用于存放常數(shù)0、立即數(shù)只進(jìn)行符號(hào)擴(kuò)展、一種數(shù)據(jù)尋址模式、沒(méi)有條件執(zhí)行、沒(méi)有復(fù)雜的函數(shù)調(diào)用指令以及棧指令、算術(shù)指令不拋異常、使用單獨(dú)的移位指令來(lái)處理移位操作 |
| 性能 | 分支指令使用條件碼、在不同格式的指令中，源和目的寄存器的位置不同、加載多個(gè)計(jì)算得到的立即數(shù)、PC是一個(gè)通用寄存器 | 在不同格式的指令中，源和目的寄存器的位置不同 | 分支指令使用條件碼、每個(gè)指令中最多只能使用兩個(gè)寄存器 | 使用同一條指令實(shí)現(xiàn)比較及跳轉(zhuǎn)（不使用條件碼）、每條指令三個(gè)寄存器、不能一次load多個(gè)數(shù)據(jù)、不同指令格式中，泊及目的寄存器字段位置固定、立即數(shù)是常數(shù)（不是由計(jì)算得出的）、PC不是通用寄存器 |
| 架構(gòu)和具體實(shí)現(xiàn) | 將PC像普通寄存器一樣讀寫，這樣暴露了流水線長(zhǎng)度 | 分支指令延遲槽Load指令延遲槽、乘除法使用單獨(dú)的HI、LO寄存器 | 寄存器不是通用的（AX，CX，DX，DI，SI有特殊用途） | 分支指令沒(méi)有延遲槽、Load指令無(wú)延遲槽、通用寄存器 |
| 增長(zhǎng)空間 | 有限的指令碼空間 | 有限的指令碼空間 | 大量可用的指令碼空間 | |
| 程序大小 | 僅有32bit指令（Thumb-2是作為一個(gè)獨(dú)立的ISA） | 僅32bit指令（microMIPS是作為一個(gè)獨(dú)立的ISA） | 指令長(zhǎng)度可用是不同字節(jié)，但這是一個(gè)很不好的選擇。 | 32位指令+16位RV32C擴(kuò)展 |
| 易于編程/編譯/鏈接 | 僅15個(gè)寄存器內(nèi)存數(shù)據(jù)必須對(duì)齊、不規(guī)則的數(shù)據(jù)尋址模式、不一致的性能計(jì)數(shù)器 | 內(nèi)存數(shù)據(jù)必須對(duì)齊、不規(guī)則的數(shù)據(jù)尋址模式、不一致的性能計(jì)數(shù)器 | 僅15個(gè)寄存器中內(nèi)存數(shù)據(jù)必須對(duì)齊、不規(guī)則的數(shù)據(jù)尋址模式、不一致的性能計(jì)數(shù)器 | 31個(gè)寄存器、數(shù)據(jù)可用不對(duì)齊、PC相對(duì)的數(shù)據(jù)尋址模式、對(duì)稱的數(shù)據(jù)尋址模式、定義在加構(gòu)中的性能計(jì)數(shù)器 |
RISC-V架構(gòu)師從過(guò)去指令集設(shè)計(jì)的錯(cuò)誤中吸取的教訓(xùn)。通常的教訓(xùn)是避免過(guò)去的ISA“優(yōu)化”。經(jīng)驗(yàn)和教訓(xùn)按照第一章中提出的七個(gè)ISA指標(biāo)進(jìn)行分類。在成本，簡(jiǎn)單性和性能下列出的許多指令集特性可以互換，因?yàn)檫@只是設(shè)計(jì)的偏好問(wèn)題，但不管它們出現(xiàn)在哪里，它們都很重要。
摘自《RISC-V-Reader》中文版
審核編輯黃宇
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
架構(gòu)師
+關(guān)注
關(guān)注
0文章
48瀏覽量
4913 -
RISC-V
+關(guān)注
關(guān)注
48文章
2887瀏覽量
52936
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
RISC-V異常中斷機(jī)制全解析
RISC-V 作為開(kāi)源、模塊化的精簡(jiǎn)指令集架構(gòu)，其異常中斷機(jī)制是保障系統(tǒng)可靠運(yùn)行、響應(yīng)外部事件與處理內(nèi)部錯(cuò)誤的核心支撐。
易靈思FPGA RISC-V自定義指令的使用方法
RISC-V（Reduced Instruction Set Computing-V）是一個(gè)開(kāi)源指令集架構(gòu)（ISA），它的設(shè)計(jì)目標(biāo)是提供一個(gè)簡(jiǎn)潔、可擴(kuò)展且高效的
是德科技如何解決RISC-V芯片測(cè)試難題
想理解 RISC-V，得先從“指令集架構(gòu)”說(shuō)起，這是芯片的“語(yǔ)言”。
risc-v P擴(kuò)展(一) P指令集簡(jiǎn)介
解碼、醫(yī)學(xué)成像、計(jì)算機(jī)視覺(jué)、嵌入式控制、機(jī)器人技術(shù)、人機(jī)界面等。
P指令集擴(kuò)展提高了RISC-V CPU IP產(chǎn)品的DSP算法處理能力。隨著RISC-V P指令集擴(kuò)展的增加，
發(fā)表于 10-23 07:40
RISC-V指令集手冊(cè)中F指令部分
本文主要講解RISC-V指令集手冊(cè)中F指令部分
RISC-V標(biāo)準(zhǔn)中采用了符合IEEE 754-2
發(fā)表于 10-22 08:18
提高RISC-V在Drystone測(cè)試中得分的方法
性能：內(nèi)存的讀寫速度、延遲和帶寬等都會(huì)影響到 Drystone 的性能。
指令集優(yōu)化：對(duì)RISC-V指令集的優(yōu)化也會(huì)影響性能。例如，對(duì)于特定的應(yīng)用或計(jì)算任務(wù)，可以通過(guò)定制指令集來(lái)提高性
發(fā)表于 10-21 13:58
RISC-V B擴(kuò)展介紹及實(shí)現(xiàn)
，可以被任何支持RISC-V ISR的處理器解釋執(zhí)行。
需要注意，B擴(kuò)展是與基本RV32I/RV64I RISC-V指令集完全兼容的。因此，使用支持B擴(kuò)展的芯片可以同時(shí)享受到原始架構(gòu)
發(fā)表于 10-21 13:01
基于蜂鳥(niǎo)E203架構(gòu)的指令集K擴(kuò)展
蜂鳥(niǎo)E203是一款基于RISC-V架構(gòu)的微處理器，其指令集包含RV32I的基本指令集，RV32M的乘法擴(kuò)展指令集，以及一些常用的定點(diǎn)
發(fā)表于 10-21 09:38
10萬(wàn)獎(jiǎng)金池，等你挑戰(zhàn)！CIE全國(guó)RISC-V創(chuàng)新應(yīng)用大賽火熱報(bào)名中
為推動(dòng)RISC-V技術(shù)的創(chuàng)新和應(yīng)用，中國(guó)電子學(xué)會(huì)聯(lián)合國(guó)內(nèi)優(yōu)勢(shì)單位，聚焦基于第五代精簡(jiǎn)指令集計(jì)算原理建立的開(kāi)放指令集架構(gòu)（RISC-V），在全
RISC-V 手冊(cè)
以下是關(guān)于RISC-V的詳細(xì)介紹，結(jié)合其核心技術(shù)特點(diǎn)與當(dāng)前發(fā)展現(xiàn)狀：核心概念RISC-V（第五代精簡(jiǎn)指令集）是一種基于精簡(jiǎn)指令集（RISC）
發(fā)表于 07-28 16:27
?11次下載
Tenstorrent 首席架構(gòu)師：未來(lái) RISC-V 會(huì)是計(jì)算機(jī)的主流
當(dāng)前，按指令集架構(gòu)（ISA）分類，主流架構(gòu)包括 x86 架構(gòu)、ARM 架構(gòu)和 RISC-V
發(fā)表于 07-17 11:26
?1483次閱讀
同一水平的 RISC-V 架構(gòu)的 MCU，和 ARM 架構(gòu)的 MCU 相比，運(yùn)行速度如何？
ARM 架構(gòu)與 RISC-V 架構(gòu)的 MCU 在同一性能水平下的運(yùn)行速度對(duì)比，需從架構(gòu)設(shè)計(jì)原點(diǎn)、指令集特性及實(shí)際測(cè)試數(shù)據(jù)展開(kāi)剖析。以 ARM
RISC-V和ARM有何區(qū)別？
與RISC-VARM是一種精簡(jiǎn)指令集（RISC），以該指令集為基礎(chǔ)的處理器通常被稱為ARM芯片，它在全球范圍內(nèi)得到了極為廣泛的應(yīng)用。而RISC-V
RISC-V核低功耗MCU指令集架構(gòu)(ISA)特點(diǎn)
RISC-V核低功耗MCU通過(guò)開(kāi)源生態(tài)、模塊化架構(gòu)與能效優(yōu)化技術(shù)，成為物聯(lián)網(wǎng)、穿戴設(shè)備等領(lǐng)域的理想選擇?。 一、?開(kāi)源與可定制性? 完全開(kāi)源免費(fèi)?：RISC-V ISA無(wú)需專利授權(quán)費(fèi)用，允許開(kāi)發(fā)者
直播預(yù)約 | 開(kāi)源芯片系列講座第27期：RISC-V AI指令集的標(biāo)準(zhǔn)化與開(kāi)源實(shí)現(xiàn)
鷺島論壇開(kāi)源芯片系列講座第27期「RISC-VAI指令集的標(biāo)準(zhǔn)化與開(kāi)源實(shí)現(xiàn)」3月26日（周三）21：00精彩開(kāi)播期待與您云相聚，共襄學(xué)術(shù)盛宴！|直播信息報(bào)告題目RISC-VAI指令集的
工商網(wǎng)監(jiān)
評(píng)論