你可能沒聽過“RISC-V”
但它正在悄悄改寫全球芯片格局
從智能手表的低功耗芯片
到數(shù)據(jù)中心的高性能計(jì)算
從邊緣 AI 的圖像識(shí)別
到智能汽車的座艙系統(tǒng)
這個(gè)開源的芯片架構(gòu)
正成為打破 x86、Arm 壟斷的“新勢力”
今天的“芯科技”欄目
咱們就聊聊這匹“黑馬”
它憑什么火?要跑通賽道還缺什么?
以及為什么“測試技術(shù)”才是它突圍的核心底氣?
芯片的 “語言”,決定了它能做什么
想理解 RISC-V,得先從“指令集架構(gòu)”說起,這是芯片的“語言”。
軟件要讓硬件干活(比如打開圖片、計(jì)算數(shù)據(jù)),得用硬件能聽懂的“話”發(fā)指令,這套“對(duì)話規(guī)則”就是指令集。我們熟悉的芯片背后,都有自己的“語言體系”:
?電腦里的英特爾 / AMD,用的是x86 架構(gòu)(復(fù)雜指令集 CISC),功能全但規(guī)則繁瑣;
?手機(jī)里的高通 / 聯(lián)發(fā)科,用的是Arm 架構(gòu)(精簡指令集 RISC),輕便但要交高額授權(quán)費(fèi);
?而 RISC-V,是新一代的“精簡指令集”,主打“開源、免費(fèi)、可定制”。
RISC-V 的底氣:開源 + 定制,打破壟斷的關(guān)鍵
RISC-V 不是憑空出現(xiàn)的,2010 年源于加州大學(xué)伯克利分校的開源項(xiàng)目,2015 年成立基金會(huì)后正式商業(yè)化。短短 10 年,它的“朋友圈”已經(jīng)擴(kuò)到了70 多個(gè)國家、4500 + 會(huì)員,如下圖,上到英偉達(dá)、谷歌這樣的巨頭,下到無數(shù)國產(chǎn)芯片企業(yè),都在押注這個(gè)架構(gòu)。

(數(shù)據(jù)截至 2024年5月)
RISC-V能火,核心是兩個(gè)優(yōu)勢:
01開源免費(fèi):不用看別人臉色
和 x86、Arm 不同,RISC-V 的基礎(chǔ)指令集完全開源:任何人都能免費(fèi)使用,不用交一分錢授權(quán)費(fèi)。
02高度定制:給芯片“開綠色通道”
RISC-V 的基礎(chǔ)指令集極其精簡,但留了大量“擴(kuò)展接口”(比如 32 位基礎(chǔ)架構(gòu) RV32,以及64 位 的RV64)。開發(fā)者可以針對(duì)特定任務(wù),直接在硬件層面加“專用指令”,不用像傳統(tǒng)芯片那樣靠軟件“繞遠(yuǎn)路”。
舉個(gè)直觀的例子:AI 邊緣計(jì)算的圖像識(shí)別傳統(tǒng) CPU 處理 “卷積運(yùn)算”(AI 識(shí)別的核心步驟),得一步步“加載數(shù)據(jù)→算乘法→算加法→存結(jié)果”,一套下來要幾十個(gè)時(shí)鐘周期;但基于 RISC-V 的芯片,能直接加一條“卷積專用指令”,相當(dāng)于給這個(gè)任務(wù)開了“綠色通道”,3-5 個(gè)周期就搞定,效率直接翻 8-10 倍!

再比如低功耗場景:給智能手表做芯片,能砍掉多余的“超標(biāo)量單元”,讓芯片面積縮小30%、功耗降低50%;給邊緣 AI 攝像頭做芯片,能直接集成“神經(jīng)網(wǎng)絡(luò)處理單元(NPU)”,避免數(shù)據(jù)在內(nèi)存和核心間“來回跑”(傳統(tǒng)架構(gòu)里,這部分延遲占總耗時(shí)的40%以上)。
想 “C 位出道”,RISC-V 還得跨三道坎
雖然勢頭猛,但 RISC-V 要真正替代 x86、Arm,還有不少“攔路虎”:
1. 軟件生態(tài)“跟不上”
現(xiàn)在大部分主流軟件(比如辦公軟件、工業(yè)軟件)都是為 x86、Arm 寫的,要在 RISC-V 上流暢運(yùn)行,得重新“編譯適配”——這需要整個(gè)行業(yè)花時(shí)間去完善。
2. 兼容性“有點(diǎn)亂”
不同廠商會(huì)根據(jù)需求擴(kuò)展 RISC-V 指令集,但這些“擴(kuò)展指令”沒有統(tǒng)一標(biāo)準(zhǔn),就像各地的“方言”,互相不通用。比如 A 廠商的芯片能跑的程序,B 廠商的可能就跑不了。
3. 測試驗(yàn)證“難度翻倍”
“可定制”是優(yōu)點(diǎn),但也讓測試變得更復(fù)雜——每個(gè)廠商的芯片“脾氣”都不一樣,需要針對(duì)性設(shè)計(jì)測試方案,工作量比傳統(tǒng)芯片多得多。
咱們看一組對(duì)比就懂了:x86、Arm 的緩存一致性、多核調(diào)度、安全機(jī)制都有成熟方案,而 RISC-V 還在“補(bǔ)課”階段:

尤其是在AI 集群大規(guī)模并行計(jì)算(比如超算、云服務(wù)器)場景,RISC-V 目前還不適用——眾核簡單堆疊會(huì)遇到內(nèi)存瓶頸、缺乏硬件線程調(diào)度等問題,只能先從“數(shù)據(jù)中心推理、智駕座艙、IoT 設(shè)備”這些場景突破。
破局關(guān)鍵:“全流程測試方案”
要解決 RISC-V 的測試難題,需要一套能覆蓋全場景的完整方案,這正是是德科技(Keysight)的核心優(yōu)勢。
先看一個(gè)場景:一顆基于 RISC-V 的智艙處理器,光對(duì)外接口就有 PCIe 5/6、LPDDR 5/6、HDMI 2.1、MIPI CSI/DSI 等十幾種,速率快到“1 秒傳完 1 部 4K 電影”,信號(hào)稍微“歪一點(diǎn)”就會(huì)傳錯(cuò)數(shù)據(jù)。

圖:基于 RISC-V 多核架構(gòu)的智艙處理器的高速接口示意
是德科技提供了一整套測試方案,給這些環(huán)節(jié)“上保險(xiǎn)”。
包括發(fā)送、信道和接收。方案提供 UXR 實(shí)時(shí)示波器、 M8000A誤碼儀、PNA/PNA-X/PNA-L 矢量網(wǎng)絡(luò)分析儀、P5570A PCIe 協(xié)議訓(xùn)練器和 P5552A PCIe 5.0 協(xié)議分析儀。支撐 PCIe1.0~6.0 物理層 / 協(xié)議層一致性測試、DDR5/LPDDR5/LPDDR6 物理層一致性測試、 400G/800G Ethernet 物理層一致性測試。

圖:高速接口物理層測試方案
高速接口測試:精準(zhǔn)到“皮秒級(jí)”
對(duì) RISC-V 芯片來說,高速接口是 “命脈”,測試要求苛刻到極致。是德科技的方案能覆蓋四大關(guān)鍵環(huán)節(jié):
發(fā)射機(jī)測試:看信號(hào) “長得標(biāo)不標(biāo)準(zhǔn)”
用“UXR 實(shí)時(shí)示波器”當(dāng)“裁判”,采集芯片發(fā)出的信號(hào),分析波形、抖動(dòng)、眼圖是否符合標(biāo)準(zhǔn)(比如 PCIe 6.0 要求誤差不超過 3.13 皮秒,比 1 秒的萬億分之一還短)。

圖:主板 PCle 6 Tx 測試組網(wǎng)與測試要求
接收機(jī)測試:故意 “找茬” 看芯片抗干擾能力
給信號(hào)加“干擾”(比如抖動(dòng)、噪聲),模擬真實(shí)場景中的惡劣環(huán)境,用M8000A系列誤碼儀測芯片的誤碼率,只有誤碼率≤1E-6(每傳輸 100 萬個(gè)數(shù)據(jù)最多錯(cuò) 1 個(gè)),才算合格。

圖:PCle 6 Rx Link Eq 測試
傳輸鏈路測試:給 PCB、夾具“體檢”
芯片封裝、PCB 走線、測試夾具都會(huì)影響信號(hào)質(zhì)量,用PNA-X 矢量網(wǎng)絡(luò)分析儀”標(biāo)定這些環(huán)節(jié)的損耗,還能通過“去嵌技術(shù)”去除額外干擾,確保測試結(jié)果準(zhǔn)確。

圖:網(wǎng)分進(jìn)行 PCIE CEM 夾具損耗標(biāo)定
協(xié)議測試:看芯片會(huì)不會(huì)“聽話”
用“P5570A 協(xié)議訓(xùn)練器”模擬正常 / 異常的協(xié)議信號(hào),驗(yàn)證芯片能不能正確響應(yīng)(比如 PCIe 的 LTSSM 狀態(tài)機(jī)切換);用“P5552A 協(xié)議分析儀”抓包分析,確保協(xié)議交互沒漏洞。
覆蓋全場景:從 IoT 到智駕都能用
不管是低功耗的 IoT 設(shè)備(用 LPDDR4/5)、高性能的智艙芯片(用 PCIe 5/6、HDMI2.1),還是數(shù)據(jù)中心的推理芯片(用 400G/800G 以太網(wǎng)),是德科技的方案都能覆蓋,從 PCIe 1.0 到 PCIe 6.0、DDR3到DDR5、LPDDR3到LPDDR6,軟硬件一體化解決測試難題。

圖:整體測試方案
未來:RISC-V 會(huì)走進(jìn)你的手機(jī)和汽車嗎?
長遠(yuǎn)看,RISC-V 不只是一個(gè)芯片架構(gòu),更像是給全球算力生態(tài)開了個(gè)“新接口”:它既能和 GPU、以太網(wǎng)這些“老伙伴”配合,又能玩出定制化的新花樣。
按照行業(yè)預(yù)測,到 2030 年,RISC-V SoC(系統(tǒng)級(jí)芯片)的出貨量會(huì)達(dá)到 1618 億顆,其中 AI 加速器相關(guān)的出貨量就有 41 億顆,營收超 422 億美元(數(shù)據(jù)來源:The SHD Group 2024)。

或許再過幾年,你手上的手機(jī)、駕駛的智能汽車?yán)铮筒刂?RISC-V 的芯片。
你覺得 RISC-V 能打破 x86、Arm 的壟斷嗎?
關(guān)于是德科技
是德科技(NYSE:KEYS)啟迪并賦能創(chuàng)新者,助力他們將改變世界的技術(shù)帶入生活。作為一家標(biāo)準(zhǔn)普爾 500 指數(shù)公司,我們提供先進(jìn)的設(shè)計(jì)、仿真和測試解決方案,旨在幫助工程師在整個(gè)產(chǎn)品生命周期中更快地完成開發(fā)和部署,同時(shí)控制好風(fēng)險(xiǎn)。我們的客戶遍及全球通信、工業(yè)自動(dòng)化、航空航天與國防、汽車、半導(dǎo)體和通用電子等市場。我們與客戶攜手,加速創(chuàng)新,創(chuàng)造一個(gè)安全互聯(lián)的世界。
-
測試技術(shù)
+關(guān)注
關(guān)注
0文章
126瀏覽量
21876 -
是德科技
+關(guān)注
關(guān)注
21文章
1071瀏覽量
85694 -
RISC-V
+關(guān)注
關(guān)注
49文章
2926瀏覽量
53405
原文標(biāo)題:RISC-V 破局關(guān)鍵:測試技術(shù)如何助力芯片新賽道
文章出處:【微信號(hào):是德科技KEYSIGHT,微信公眾號(hào):是德科技KEYSIGHT】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
瑞芯微RISC-V芯片已量產(chǎn),性能、功耗平衡更佳
提高RISC-V在Drystone測試中得分的方法
明晚開播 |開源芯片系列講座第28期:高性能RISC-V微處理器芯片
普華基礎(chǔ)軟件亮相2025 RISC-V中國峰會(huì)
RISC-V 手冊(cè)
2025新思科技RISC-V科技日活動(dòng)圓滿結(jié)束
RISC-V如何盈利?本土企業(yè)率先破局
RISC-V 的平臺(tái)思維和生態(tài)思維
直播預(yù)約 |開源芯片系列講座第28期:高性能RISC-V微處理器芯片
沁恒微電子:從互連互通應(yīng)用推動(dòng)RISC-V落地發(fā)展
RISC-V和ARM有何區(qū)別?
智芯公司RISC-V高性能CPU芯片獲得權(quán)威認(rèn)可
RISC-V賽道的“硬核”突圍之路
RT-Thread睿賽德攜手RISC-V基金會(huì),推出獨(dú)家教學(xué)課程,助力開源生態(tài)發(fā)展
FPGA與RISC-V淺談
是德科技如何解決RISC-V芯片測試難題
評(píng)論