數十年來，為制造工藝制作掩模一直是半導體制造中的重要環節。隨著我們轉向采用5nm、3nm甚至2nm等更先進的工藝節點，縮短計算光刻耗時可幫助半導體制造公司高效地制造芯片。作為該領域的先鋒企業，新思科技擁有先進的技術，能夠在超級計算機等領域加快分布式處理速度。

例如，新思科技最近與NVIDIA（英偉達）合作，在NVIDIA cuLitho軟件庫上運行新思科技的Proteus光學鄰近效應修正（OPC）軟件，這提供了另一種強大的方法來加快這類任務在GPU上的處理速度，將耗時從幾周縮短到幾天。

本文將進一步介紹為什么此次合作對半導體行業擴展來說是個利好消息，尤其是對于需要尺寸更小、性能更高的應用。

什么是計算光刻？

在半導體制造過程中，光刻技術決定著芯片晶體管的尺寸。類似于在攝影中將底片上的圖像曝光到相紙上一樣，光刻工藝利用光在硅晶圓上生成表示芯片設計的圖案。

計算光刻的作用就是補償因衍射或光學、抗蝕劑和蝕刻鄰近效應而導致的任何圖像誤差。借助OPC軟件，開發者可以利用算法和數學方法以及大量仿真工作來操控光線，從而實現計算光刻過程。這個過程涉及到利用各種各樣的“假設”場景來找到正確的配置，以盡可能地提高轉印圖案的準確性。例如，在光線周圍投射一些精心挑選的合適偽影，比如可以操控光線的襯線，可以在晶圓上生成更接近原始掩模的圖案。

為什么提高計算速度

對掩模綜合至關重要

隨著摩爾定律放緩，半導體行業正在接近物理極限，新的工藝和技術應運而生，為持續創新提供支持。納米級工藝最終將被埃米級工藝取代，從而打造出尺寸更小、密度更高的芯片。在這種尺寸級別下，對計算光刻的要求只會更高。

計算光刻是一項資源密集型工作，通常需要大量數據中心來處理相關計算和仿真運行。這一過程可能需要很長的時間，即使是使用最強大的計算機也是如此。與此同時，開發者希望在芯片上封裝更多的晶體管，這進一步增加了光刻的挑戰，計算工作負荷也是只增不減。計算光刻的仿真環節是該過程中最耗時的部分之一。光刻過程中每個步驟的詳細模型都需要進行仿真。全芯片應用中可能有數百萬個Tile，因此必須具有超快的掩模合成計算速度。

為了實現所需的性能提升，cuLitho已集成到新思科技Proteus全芯片掩模合成解決方案和Proteus ILT逆光刻技術，并進行了優化，可在新一代NVIDIA Hopper 架構GPU上運行。Proteus掩模合成解決方案執行全芯片鄰近校正，構建校正模型并分析校正和未校正的IC布局圖案的鄰近效應。Proteus ILT解決方案使用逆成像技術來解決先進技術節點上具有挑戰性的最佳鄰近效應，幫助確定合適的掩模形狀以將設計意圖印制在硅片上。

傳統配置需要40,000個CPU系統，而在cuLitho平臺上運行的Proteus解決方案僅需要500個NVIDIA DGX H100節能型GPU系統。計算光刻工藝的所有部分都可以并行運行，減少所需功耗并且運行時間從數周縮短到數天。除了減少數據中心對環境的影響外，該解決方案還可以加快仿真運行，從而縮短上市時間并提高芯片的結果質量。

提高芯片密度

和良率的方法

從智能音響到自動駕駛汽車，開發者的巧思才智為人們的日常生活創造了豐富多樣的特色產品。而每一次創新浪潮的興起都離不開半導體和半導體制造技術的進步。

提高光刻工藝的計算性能是一項重大成就。同樣，工藝其他方面仍有很多改進的機會，例如掩模合成中的建模。人工智能正在迅速成為芯片設計的主流技術，大膽想象一下，如果人工智能可以幫助開發更好的掩模模型，進一步縮短芯片的耗時并提高質量又將如何呢？電子行業的集體智慧是無窮的，必將會引領我們推動下一代芯片發展，抵達數智時代的芯片未來。

Aart de Geus

新思科技董事長兼首席執行官