一 Block Design設計方法

早期的FPGA，資源是比較有限的，設計規模相對也比較小，之前的設計流程中工程師常用的設計以HDL+Xilinx IP為結構，設計中也會顧慮到FPGA資源的節省。

隨著FPGA的資源越來越大，設計的快速構建、易修改、隨著版本可迭代的要求越來越高。好比在早期單片機時代，C語言是主流的工具；而處理器越來越強，腳本類語言能更快構建最終應用。

Xilinx越來越多的例程，給出的參考設計是基于Block Design設計方法的，block design設計方法具備如下優勢：

A. 框圖形式，直觀易懂
Block Design基于框圖的形式，搭積木+連線的方式； B. 節省大量的Coding時間

互聯總線連線，可以鼠標單一連線。Block Design的一個IP往往可以獨立運行，比代碼的方式只是一個wrapper包含的內容更多；

C. 可以隨著Vivado升級，快速更新IP，保持設計更新
傳統HDL+IP的方式，IP升級后還需要檢查對應HDL的適配。Block Design一般來說，IP作為一個模塊升級，基本上Block Design直接升級，內部不用再干預； D. 包括大量的通用IP，可以靈活構建設計
尤其是基于AMBA的IP，可以幫助用戶快速靈活構建設計；

二 Block Design設計實例

如何理解Block Design設計方法、工具如何使用等問題Xilinx有詳細的文檔手冊來介紹，本文中不做介紹，本文簡單以一個實際的案例，介紹使用Block Design加速設計。

本文描述的這個設計，需要4路光纖，運行Aurora協議，各路Aurora線速率不同。最終Aurora協議的數據部分，還需要通過PCIe上傳到上位機。反過程是上位機的數據，通過PCIe最終分發到4路Aurora光纖，向外傳輸。

本文描述的這個設計中的兩個要點：

1. 利用DDR做大容量緩存

有很多應用需要用DDR做緩存，例如常見的PCIe+Aurora收發，或者ADC/DAC，圖像采集卡等，兩邊速率不匹配并且累計需要的容量超過FPGA內部FIFO的時候，需要外部的DDR做緩沖。

早期Xilinx DDR IP的用戶接口，只提供了類似于FIFO那樣的接口，并且只有一個用戶接口。

在傳統的RTL設計方法中，需要將DDR作為緩存，需要自己做如下設計：

A. 多數據輸入輸出的接口，將app_接口擴展多個獨立的接口，供不同的端口使用

B. 總線仲裁，多個獨立接口仲裁，按照round-robin，或者搶占式的方式提供仲裁

C. 地址管理，不同的端口深度要求不同的情況下，對應管理不同的地址空間。

實現這些功能，大概需要寫這么多代碼，對一個工程師來說，這些代碼可能需要2-4周的代碼和仿真時間：

如果使用Block Design實現，1個小時差不多就可以實現上面的這些內容，在Block Design中：

A. 最右側的DDR IP 直接出AXI接口；

B. 使用AXI Smart Connect實現多端口擴展，自帶仲裁功能；

C. 使用DATAMOVER完成外圍FIFO數據到DDR的數據讀寫；

搭建這個Block只需要10分鐘，到這一步為止，剩下的工作只需要控制DATAMOVER的命令接口即可。

2. 使用XDMA直接和DDR交互

過去Xilinx 平臺設計DMA，從最早的XAPP1052，到后來一些付費的PLDA和NWlogicIP，設計復雜度不用說，哪怕購買了IP也需要一些時間融入到自己的產品中。

Xilinx有一個XDMA IP，這個IP的介紹和使用參考PG195。這里使用Block Design，添加XDMA。

XDMA對外有2個接口：

A. 一個是AXI_LITE接口，這里接AXI_BRAM IP，對外是一個bram接口，用作寄存器接口，控制PCIe卡內部的寄存器；

B. 一個是AXI Memory Full接口，可以直接對接DDR空間，訪問所有的DDR部分；

通過地址空間來看，DDR被PCIe XDMA和4路DATAMOVER共享，DATAMOVER外部接收的數據緩存在DDR空間，上位機可以直接讀走這片緩存的數據，從而實現外部數據到上位機的過程。

一個實際的PCIe Aurora光纖收發的工程，在Block Design中搭建這些框圖，外圍的代碼非常簡單。下面是一個實際的工程，4光口的Aurora收發卡，使用DDR緩存，并且使用PCIe和上位機交互。

Block Design中包含了PCIe部分，以及上面的DDR緩沖的部分，外部只需要1個DATAMOVER寫控制、1個DATAMOVER讀控制、1個寄存器接口，即完成整個設計。

三 結語

使用Block Design設計方法，主體部分都可以快速拖拽和連線完成，使得外圍所需要的的代碼大大簡化，只需要區區3個模塊代碼，完成從數據流到DDR的緩沖以及通過XDMA讀取DDR的過程，從而完成外圍接口和上位機的通訊。

這個設計可以適配很多種Stream形式的設計：

A. Aurora光纖收發卡；

B. Camera Link圖像采集卡；

C. AD/DA數據采集回放卡；

審核編輯 ：李倩