內容提要

使用 Cadence Integrity 3D-IC Platform 的參考流程可用于 die-on-die 3D-IC 堆疊

目前的合作旨在幫助客戶在堆疊晶粒設計中實現最佳的硅通孔擺放方案

用戶可以在晶粒上設計最佳的 3D 結構擺放方案，減少面積和線長的不利影響，同時優化每個晶粒的 PPA 結果

楷登電子（美國 Cadence 公司，NASDAQ：CDNS）作為“三星先進代工廠生態系統（SAFE）”中的合作伙伴，于今日宣布擴大與 Samsung Foundry 的合作，以加速 3D-IC 設計。得益于兩家企業的持續合作，使用 Cadence Integrity 3D-IC 平臺的參考流程現已啟用，以推進 Samsung Foundry 的 3D-IC 設計方法。使用 Cadence 平臺，客戶可以創建復雜的新一代超大規模計算、移動、汽車和 AI 應用，顯著優化每個晶粒的功率、性能和面積（PPA）。

與 2D 配置相比，當芯片以 3D-IC 的配置堆疊時，因為存在大型 3D 結構如連接堆疊芯片的硅通孔（TSV），設計的 PPA 可能會受到影響。除了阻擋標準單元擺放區域外，這些結構還阻擋了布線資源。

Cadence Integrity 3D-IC 平臺緩解了這些傳統挑戰，使用戶能夠創建多個 TSV 插入方案，并在晶粒上設計出最佳的 3D 結構擺放方案，減少線長的不利影響，同時提高 PPA 和生產力。使用該平臺，用戶可以在單個平臺上進行 3D-IC 設計規劃、實現和簽核，使設計過程更加快速便捷。

“在先進節點上創建疊層晶粒設計的客戶希望在不影響 PPA 的情況下利用我們的技術優勢，”三星電子代工設計技術團隊副總裁 SangYun Kim 說，“我們與 Cadence 的合作取得了豐碩的成果，利用先進的 3D-IC 功能為我們的共同客戶提供了創新的技術，幫助他們構建 3D 設計，同時不會因為多晶粒堆疊帶來的額外結構而影響 PPA 指標。與 Cadence 合作成功推出 3D-IC 系統規劃參考流程后，相信我們的客戶可以實現其多晶粒堆疊設計的獨特設計目標。”

“得益于與 Samsung Foundry 的最新合作，我們的客戶能夠克服 3D-IC 設計中出現的典型挑戰，同時并行優化 PPA，”Cadence 數字和簽核事業部副總裁 Vivek Mishra 表示，“Integrity 3D-IC 平臺將領先的硅及封裝實現與系統分析功能結合起來，幫助設計人員提高整體生產力。憑借 Samsung Foundry 的先進 3D-IC 能力和 Integrity 3D-IC 平臺，我們的客戶可以獲得高質量、多晶粒實現的最佳解決方案。”

Integrity 3D-IC 平臺支持 Cadence 的智能系統設計（Intelligent System Design）戰略，旨在實現 SoC 卓越設計。

關于 Cadence

Cadence 在計算軟件領域擁有超過 30 年的專業經驗，是電子系統設計產業的關鍵領導者。基于公司的智能系統設計戰略，Cadence 致力于提供軟件、硬件和 IP 產品，助力電子設計從概念成為現實。Cadence 的客戶遍布全球，皆為最具創新能力的企業，他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續八年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網站 cadence.com。