国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

形式驗證簡介

吳湛 ? 來源:BILL張 ? 作者:BILL張 ? 2022-07-28 14:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

形式驗證是一種自動檢查方法,可以捕捉許多常見的設計錯誤,并可以發現設計中的歧義。

形式驗證是使用數學技術驗證設計正確性的過程。形式驗證工具使用各種算法來驗證設計并且不執行任何時序檢查。這些工具不需要激勵或測試臺,因此,形式驗證在 IC 設計周期的早期執行——即,只要 RTL 代碼可用。越早發現錯誤,就越容易修復。

英特爾處理器中發現著名的奔騰漏洞后,形式驗證開始流行,導致召回有故障的處理器,英特爾不得不承擔近 5 億美元的損失。通過正式驗證,可以避免各種其他事件,例如 Ariane 5 爆炸和巴拿馬癌癥研究所的輻射過度暴露。

硬件系統的許多應用都很關鍵,其中任何故障都可能導致高額的財務或物理損失。本文討論形式驗證及其各種化身。

目的

形式驗證技術跟蹤標準驗證技術未檢測到的錯誤。此外,對于可以使用標準技術檢測到的錯誤,形式驗證通常以明顯更快的速度識別它們。在通過仿真和仿真對設計進行功能驗證之前,先進行形式驗證。

形式驗證的一些優點如下:

在設計周期早期檢測錯誤

耗時少

可靠的

快點

詳盡無遺

形式驗證技術

模型檢查

模型檢查,也稱為屬性檢查,是一種基于狀態的形式驗證方法。

以下步驟解釋了模型檢查的過程:

對系統建模以獲得模型 M。系統被建模為一組狀態,其中包含一組狀態之間的轉換,這些轉換描述了系統如何響應內部或外部刺激從一個狀態移動到另一個狀態。

使用屬性規范語言(例如 PSL 或 SVA)創建要驗證的屬性,以得出公式 ?。屬性是對設計行為的描述。

運行模型檢查器以找出模型 M 是否滿足公式 ?。

如果模型不滿足該性質,則生成反例。反例是違反屬性的刺激,通常顯示為可在仿真中使用的波形。

用仿真中的系統模型運行反例,找出錯誤的位置。

優缺點

一旦系統模型和屬性規范被提供給模型檢查器,驗證過程是全自動的。但是,就模型檢查器要處理的狀態數量而言,系統應該很小。

定理證明

定理證明是使用數學推理驗證實現的系統是否滿足設計要求(或規范)的過程。它是一種基于證明的形式驗證方法。

以下步驟解釋了定理證明的過程:

將系統建模為形式數學邏輯中的一組數學定義。

從數學定義中推導出系統的屬性。

使用定理證明器來驗證系統是否符合規范。有各種可用的定理證明器按其基礎邏輯分類。定理證明者也可以稱為證明助手。

優點和缺點

定理證明的最大優點是它可以處理非常復雜的系統。但是,定理證明不是全自動的,需要人工干預才能完成證明,這需要時間和專業知識。此外,在證明失敗的情況下,不會生成反例,這使得定位錯誤變得困難。

等價檢查

等價檢查是驗證兩個設計在功能上是否相同的過程。兩種類型的等價檢查技術如下:

邏輯等效檢查(LEC):也稱為組合等效檢查,邏輯等效檢查是驗證兩個設計在寄存器之間具有相同組合邏輯的過程。兩個比較的設計也應該具有相同數量的寄存器。該技術用于驗證不同抽象級別的兩個設計在功能上是否相同;例如,門級網表在功能上與布局網表相同。

順序等價檢查 (SEC):順序等價檢查是驗證兩個設計在功能上相同以及在提供相同輸入時提供相同輸出的過程。SEC 比較了兩種設計的時序邏輯,這兩種設計可能具有不同的實現方式。這是一個復雜的過程,因此非常受限于設計的大小。

有時,IC 的設計會在最后一刻進行修改,以包含一些功能、時序、電源或其他修復,或者包含一些額外的邏輯,例如掃描邏輯、電源控制電路等。此類更改需要驗證。標準驗證程序會耗費大量時間,因此會增加上市時間。順序等效檢查將修改后的設計與黃金設計進行比較,并驗證它們在功能上是否相同。

總結

形式驗證是一種自動檢查方法,可以發現許多常見的設計錯誤,并可以發現設計中的歧義。這是一種詳盡的方法,涵蓋所有輸入場景并檢測極端情況錯誤。

這種形式的驗證節省了設計人員的時間和精力,因為甚至在開發測試環境之前就發現了潛在的錯誤。它可用于設計的高級、RTL 或 GLS 表示。市場上有各種各樣復雜的形式化工具,其中許多提供了一種按鈕方式來查找設計中的錯誤。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    20250

    瀏覽量

    252216
  • 形式驗證
    +關注

    關注

    0

    文章

    8

    瀏覽量

    5844
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    RDMA設計35:基于 SV 的驗證平臺

    設計。 FPGA IP(知識產權核)使用SystemVerilog(SV)進行驗證,主要基于其在驗證效率、代碼復用性和工程協作方面的顯著優勢。本IP采用它進行驗證以確保其可靠性。 這里主要對RoCE
    發表于 02-01 13:14

    如何驗證電能質量在線監測裝置的抗干擾能力?

    驗證電能質量在線監測裝置的抗干擾能力,需遵循 “ 實驗室標準測試→現場實景驗證→長期穩定性跟蹤 ” 的三級驗證邏輯,覆蓋 “電磁兼容(EMC)合規性”“實際干擾場景適配性”“長期抗衰減能力”,確保
    的頭像 發表于 10-11 16:39 ?994次閱讀
    如何<b class='flag-5'>驗證</b>電能質量在線監測裝置的抗干擾能力?

    如何驗證硬件冗余設計的有效性?

    硬件冗余設計的核心目標是應對單點故障、保障系統連續運行,其有效性驗證需圍繞 “故障發生時的切換能力、數據完整性、業務連續性” 三大核心指標展開,通過 “靜態配置檢查 + 動態故障模擬 + 長期穩定性
    的頭像 發表于 09-18 16:36 ?1224次閱讀
    如何<b class='flag-5'>驗證</b>硬件冗余設計的有效性?

    【一文講解】汽車生產DV與PV驗證

    在汽車開發和生產過程中,DV(DesignVerification,設計驗證)和PV(ProductionValidation,生產驗證)是兩個關鍵的質量控制環節,分別針對設計可靠性和生產一致性進行
    的頭像 發表于 09-16 16:59 ?3650次閱讀
    【一文講解】汽車生產DV與PV<b class='flag-5'>驗證</b>

    NVMe高速傳輸之擺脫XDMA設計24: UVM 驗證包設計

    UVM 驗證包的主要功能是對 DUT 提供激勵, 仿真驗證對應的功能, 并對測試結果進行自動對比分析與統計。 驗證包包含一個NoPHAE_env 驗證環境,
    的頭像 發表于 09-14 11:29 ?4778次閱讀
    NVMe高速傳輸之擺脫XDMA設計24: UVM <b class='flag-5'>驗證</b>包設計

    IGBT模塊的封裝形式類型

    不同封裝形式的IGBT模塊在熱性能上的差異主要體現在散熱路徑設計、材料導熱性、熱阻分布及溫度均勻性等方面。以下結合技術原理和應用場景進行系統分析。
    的頭像 發表于 09-05 09:50 ?2779次閱讀
    IGBT模塊的封裝<b class='flag-5'>形式</b>類型

    電能質量在線監測裝置數據驗證的流程是什么?

    電能質量在線監測裝置的數據驗證是確保監測數據 真實、可靠、合規 的核心環節,需遵循 “先基礎檢查、再核心比對、后長期驗證” 的邏輯,結合國家標準(如 GB/T 14549、GB/T 30137 等
    的頭像 發表于 09-03 17:50 ?747次閱讀
    電能質量在線監測裝置數據<b class='flag-5'>驗證</b>的流程是什么?

    降低adc在不同PCB上的噪聲,如何做到接近AD4134驗證板噪聲水平?

    方式中,可明顯觀測并驗證到的結果是:當AD4134以模塊的形式并使用任意接插件接入大型數字系統中時,Nrms大幅度降低。我對adc的前級信號鏈進輸入進行了對地短接處理,并將此結果與ADC輸入信號輸入引腳
    發表于 08-11 08:24

    Kawaiimqtt如何使用mbedtls雙向驗證

    Kawaiimqtt如何使用mbedtls雙向驗證
    發表于 06-13 08:23

    Veloce Primo補全完整的SoC驗證環境

    0 1 ? 簡介?? SoC 設計團隊的任務是在創建昂貴的生產掩膜之前完成完整的系統級驗證。這意味著徹底審核所有硬件模塊、這些模塊之間的所有交互以及為最終應用創建的所有專用軟件,而且所有這些任務都要
    的頭像 發表于 06-12 14:39 ?1412次閱讀
    Veloce Primo補全完整的SoC<b class='flag-5'>驗證</b>環境

    硬件輔助驗證(HAV) 對軟件驗證的價值

    硬件輔助驗證 (HAV) 有著悠久的歷史,如今作為軟件驅動驗證的必備技術,再度受到關注。 RISC-V 可能是說明這一點的最好例子。HAV 能夠執行多個周期的軟件驅動驗證,是加速 RISC-V
    的頭像 發表于 05-13 18:21 ?1992次閱讀

    電磁環境仿真與驗證系統軟件

    電磁環境仿真與驗證系統軟件
    的頭像 發表于 04-29 16:59 ?1056次閱讀
    電磁環境仿真與<b class='flag-5'>驗證</b>系統軟件

    FPGA EDA軟件的位流驗證

    位流驗證,對于芯片研發是一個非常重要的測試手段,對于純軟件開發人員,最難理解的就是位流驗證。在FPGA芯片研發中,位流驗證是在做什么,在哪些階段需要做位流驗證,如何做?都是問題。
    的頭像 發表于 04-25 09:42 ?2410次閱讀
    FPGA EDA軟件的位流<b class='flag-5'>驗證</b>

    芯華章以AI+EDA重塑芯片驗證效率

    近日,作為國內領先的系統級驗證EDA解決方案提供商,芯華章分別攜手飛騰信息技術、中興微電子在IC設計驗證領域最具影響力的會議DVCon China進行聯合演講,針對各個場景下驗證中的“硬骨頭
    的頭像 發表于 04-18 14:07 ?1737次閱讀
    芯華章以AI+EDA重塑芯片<b class='flag-5'>驗證</b>效率

    EB Tresos驗證步驟失敗是什么原因?

    我正在嘗試集成 MCAL 包,但在生成過程中收到如下驗證錯誤:“無法為模塊”Dio_TS_T40D2M20I0R0“運行生成器
    發表于 04-10 06:36