国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FPGA平臺GTX簡易使用教程(三)

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-03-01 17:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

所有IP核沒有正確工作,原因一半是時鐘,一半是復位。

前言

復位與初始化部分其實還挺復雜,還好GTX已經幫我們做好了,不想麻煩的直接跳到文末看結論~~~不過了解下也挺有意思的~~

同時GTX復位也挺隨意的,你想怎么復位都可以,支持整體復位,單個組件復位。我們也可以不復位,核不會因為我們沒有進行軟復位就不對核進行復位,在上電之后會自動進行一系列的復位,不隨你的意志而轉移。下面我們就來仔細研究研究GTX的復位吧!

一、復位與初始化

FPGA上電配置之后,必須進行初始化才能使用GTX/GTH。(后文全用GTX表示,同樣適用于GTH)GTX的發送器(TX)和接收器(RX)可以獨立的同步進行初始化。

GTX的TX和RX初始化包含兩步:

1. 初始化相關的PLL來驅動TX/RX

2. 初始化TX和RX的數據路徑(PMA+PCS)

GTX的TX和RX能從QPLL或者CPLL接收一個時鐘。所以在TX/RX初始化之前必須對相關的PLL(QPLL/CPLL)進行初始化。TX/RX使用的任何PLL都是單獨的進行復位,PLL復位操作與TX/RX復位完全獨立。TX/RX的數據路徑復位必須在相關的PLL復位完成,locked之后進行。(就跟我們使用PLL IP核一樣,等locked拉高之后,時鐘穩定才能使用)

Xilinx FPGA平臺GTX簡易使用教程(三)

看圖說話:TX/RX是獨立的并行的進行復位操作。

GTX的TX和RX使用一個狀態機來控制初始化過程,并被劃分為幾塊來分別復位。該劃分允許復位狀態機按順序控制復位過程:PMA可以首先被復位,PCS可以在TXUSERRDY或者 RXUSERRDY信號被斷言后進行復位。在需要的時候,它也同樣允許PMS,PCS,他們內部的功能模塊獨立的進行復位。

GTX提供了兩種復位類型: initialization 和 component。

? Initialization Reset: 初始化復位。這種復位用作GTX完全復位。必須在設備上電及配置完成之后。在必要的時候,TX端口和RX端口的復位(GTTXRESET 和 GTRXRESET)同樣可被用來重新初始化GTX的TX和RX。

? Component Reset: 模塊復位。對TX / RX 單獨部分進行復位。 TX模塊復位端口包括TXPMARESET 和TXPCSRESET 。RX 模塊復位端口包含RXPMARESET,RXDFELPMRESET,EYESCANRESET, RXPCSRESET, RXBUFRESET和 RXOOBRESET。(有木有很多很復雜。。)

注:

1. 所有的復位高電平有效。

2. 這些復位都是異步的。對這些異步復位的推薦設計是一個(各自時鐘域)時鐘周期的脈沖信號。

3. 復位端口不應該被用做下電的目的。

兩種復位類型主要有以下不同:

TX部分:

Xilinx FPGA平臺GTX簡易使用教程(三)

RX部分:

Xilinx FPGA平臺GTX簡易使用教程(三)

二、復位模式

GTX的初始化復位 (initialization reset) 只能使用順序復位模式(Sequential mode )。

GTX的TX復位只能使用順序復位模式(Sequential mode )。

GTX的RX復位可以使用兩種復位模式:

Sequential mode :順序復位。隨復位狀態機(initialization 或 component)順序復位各個部分。

Single mode :單獨復位。僅復位單個部分(PMA、PCS、內部功能塊)。

復位完成由信號(TX/RX)RESETDONE表示,由低到高。

復位模式對CPLL和QPLL沒有任何影響。GTX也可以被軟件進行彈性復位設置,不管是哪種模式。

使用GTRESETSEL來選擇復位模式,RESETOVRD必須驅動為低電平。詳細見下表:

Xilinx FPGA平臺GTX簡易使用教程(三)

注:復位前,GTRESETSEL和RESETOVRD需要300-500ns的有效時間。

三、CPLL復位

在相關時鐘邊沿信號被檢測到之前,CPLL必須使用CPLLPD端口來下電。在CPLLPD被釋放后,CPLL在使用之前必須進行復位。每個GTX通道都有3個專用端口用來CPLL復位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

CPLLRESET :CPLL的復位輸入。推薦設計是一個時鐘周期。

CPLLLOCK :拉高時,表示CPLL的復位完成。

內部CPLL復位信號:低有效。但是由GTX內部電路產生的真正的CPLL復位必須比CPLLRESET高脈沖時間要長。這個時間跟帶寬、時鐘頻率等有關。

四、QPLL復位

QPLL復位大致與CPLL相同。放張圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

五、GTX TX初始化與復位

開門見山的說:GTX的TX復位只能使用順序復位模式(Sequential mode )。

GTX的TX使用一個復位狀態機來控制復位過程。TX復位分為兩部分:TX PMA和TX PCS。

回憶下(1)GTX基本知識所介紹的:GTX的TX和RX均有PMA+PCS兩個子層組成。

在整個PMA和PCS中,都由這個復位狀態機按順序執行復位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

使用TXPMARESET來對TX進行復位,TXRESETDONE拉高表示復位完成。

直到TXUSERRDY被檢測為高時,TX復位狀態機才對PCS進行復位。但是,驅動TXUSERRDY為高需滿足以下條件:

1. 所有應用到的時鐘包括TXUSRCLK/TXUSRCLK2必須穩定,或者locked(在PLL/MMCM被使用的時候)

2. 用戶接口已經準備好傳輸數據到GTX。

5.1 GTX TX復位和初始化的端口信號

Xilinx FPGA平臺GTX簡易使用教程(三)

5.2 GTX TX復位對配置完成的響應

TX復位必須滿足下列條件:

1. 使用順序復位模式,GTRESETSEL必須為低。.

2. GTTXRESET必須使用。

3. 在復位完成前(TXRESETDONE拉高),TXPMARESET和TXPCSRESET 必須驅動為低不變。

4. 在PLL locked之前,GTTXRESET不能被驅動為低。

如果加載配置時,復位模式默認為順序復位模式,在配置加載后等待最少500ns,C/QPLLRESET 和GTTXRESET 就可以被斷言了。

如果復位模式為single mode,用戶必須:

1. 在配置加載完成后,等待最少500ns。

2. 將復位模式改為順序復位模式 Sequential mode。

3. 再等待300-500ns。

4. 斷言 C/QPLLRESET和 GTTXRESET。

推薦的設計是使用來自相關的CPLL或者QPLL的PLLLOCK 來釋放GTTXRESET由高到低。

TX復位狀態機等GTTXRESET拉高,開始TX復位,直到GTTXRESET被釋放低為止。

如下圖所示:

Xilinx FPGA平臺GTX簡易使用教程(三)

5.3 GTX TX復位對GTTXRESET脈沖的響應

GTX允許用戶在任意時刻對TX進行復位,只需要給GTTXRESET一個有效的高脈沖信號。 TXPMARESET_TIME和 TXPCSRESET_TIME 可以被設置為靜態的也可以通過DRP端口來動態設置以適配在申請 GTTXRESET之前要求的復位時間。

當使用GTTXRESET時必須滿足以下條件:

1. 使用sequential mode必須將GTRESETSEL置低。

2. 在復位完成之前,TXPMARESET 和 TXPCSRESET 必須一直為低。

3. 相關 PLL必須 locked。

4. GTTXRESET的推薦設計是一個時鐘周期脈沖。

Xilinx FPGA平臺GTX簡易使用教程(三)

5.4 GTX TX 模塊復位

TX PMA和 TX PCS 可以單獨進行復位。在 TXPMARESET 或者 TXPCSRESE復位過程完成之前,TGTTXRESET必須保持為低。驅動TXPMARESET從高到低來啟動PMA復位程序, 在TXPMARESET復位過程中,TXPCSRESET必須保持為低。

在順序復位模式,復位狀態機在PMA復位完成后,(如果TXUSERRDY為高)自動開始PCS復位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

當TXUSERRDY為高時,驅動TXPCSRESET由高到低來啟動PCS復位程序。在PCS復位過程中,TXPMARESET 必須保持為低。

在順序復位模式,復位狀態機僅復位PCS,如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

六、RX復位與初始化

已經快11點了,累了,溜了溜了,,,放張圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

結論

由GTX核分別輸出了發送端TX和接收端RX的初始化完成信號:

TX: gt0_tx_fsm_reset_done_out(output)

RX: gt0_rx_fsm_reset_done_out(output)

直接使用這兩個信號就好,TX復位完成就可以開始發送數據,RX復位就可以接收數據。

也可以加個信號 GT_RESET_DONE;

assign GT_RESET_DONE = gt0_tx_fsm_reset_done_out && gt0_rx_fsm_reset_done_out;

先用起來,后面再深入研究,不過了解了復位過程發現還是有點意思~

OK,前面說了一大堆結論卻還是很簡單的~

拿去搬磚吧~

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22412

    瀏覽量

    636368
  • 數據
    +關注

    關注

    8

    文章

    7335

    瀏覽量

    94777
  • Xilinx
    +關注

    關注

    73

    文章

    2200

    瀏覽量

    131150
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    基于XILINX Vivado平臺GTX收發器的開發

    此選項根據你所用的FPGA型號確定GT類型,我所用的是7k325t系列,故GT類型為GTX
    的頭像 發表于 03-03 14:46 ?3779次閱讀
    基于<b class='flag-5'>XILINX</b> Vivado<b class='flag-5'>平臺</b>的<b class='flag-5'>GTX</b>收發器的開發

    Xilinx FPGA中IDELAYCTRL參考時鐘控制模塊的使用

    IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時鐘控制模塊。
    的頭像 發表于 02-26 14:41 ?2921次閱讀

    【TES818 】青翼凌云科技基于 VU13P FPGA+ZYNQ SOC 的 8 路 100G 光纖通道處理平臺

    ?TES818是一款基于VU13PFPGA+XC7Z100SOC的8路100G光纖通道處理平臺,該平臺采用一片Xilinx的VirtexUltraScale+系列
    的頭像 發表于 12-04 16:02 ?550次閱讀
    【TES818 】青翼凌云科技基于 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 的 8 路 100G 光纖通道處理<b class='flag-5'>平臺</b>

    使用Xilinx 7系列FPGA的四位乘法器設計

    (Shinshu University)研究團隊的最新設計中,一個專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個 LUT + 2 個 CARRY4 塊,關鍵路徑延遲達到 2.75 ns。這是一次令人印象深刻的工藝優化實踐。
    的頭像 發表于 11-17 09:49 ?3471次閱讀
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的四位乘法器設計

    Xilinx FPGA串行通信協議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設計。本文深入分析了Aurora、PCI Express和Serial RapidIO這種在Xilinx系統設計中關鍵的串
    的頭像 發表于 11-14 15:02 ?2537次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信協議介紹

    請問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    發表于 11-11 07:44

    【VPX650 】青翼凌云科技基于 VPX 系統架構的 VU13P FPGA+ZYNQ SOC 超寬帶信號處理平臺

    VPX650 是一款基于 6U VPX 系統架構的 VU13P FPGA + XC7Z100 SOC 超寬帶信號處理平臺,該平臺采用一片 Xilinx 的 Virtex Ultra
    的頭像 發表于 10-16 10:48 ?641次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統架構的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 超寬帶信號處理<b class='flag-5'>平臺</b>

    【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX雙FMC接口通用信號處理平臺

    VPX638是一款基于KU115 FPGA + C6678 DSP的6U VPX雙FMC接口通用信號處理平臺,該平臺采用一片Xilinx的Kintex UltraScale系列
    的頭像 發表于 09-01 13:42 ?713次閱讀
    【 VPX638】青翼凌云科技基于KU115 <b class='flag-5'>FPGA</b>+C6678 DSP的6U VPX雙FMC接口通用信號處理<b class='flag-5'>平臺</b>

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過講解不同模式的原理圖連接方式,進而配置用到引腳的含義(手冊上相關引腳含義有四、五頁,通過本文理解基本上能夠記住所有引腳含義以及使用場景),熟悉xilinx 7系列配置流程,以及設計原理圖時需要注意的一些事項,比如flash與FPGA的上電時序。
    的頭像 發表于 08-30 14:35 ?1.1w次閱讀
    一文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    【TES807】青翼凌云科技基于 XCKU115 FPGA 的雙 FMC 接口萬兆光纖傳輸信號處理平臺

    TES807 是一款基于千兆或者萬兆以太網傳輸的雙 FMC 接口信 號處理平臺。該平臺采用 XILINX 的 Kintex UltraSacle 系列 FPGA:XCKU115-2FL
    的頭像 發表于 08-29 15:57 ?525次閱讀
    【TES807】青翼凌云科技基于 XCKU115 <b class='flag-5'>FPGA</b> 的雙 FMC 接口萬兆光纖傳輸信號處理<b class='flag-5'>平臺</b>

    基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享

    本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
    的頭像 發表于 06-03 14:22 ?907次閱讀
    基于AD9613與<b class='flag-5'>Xilinx</b> MPSoC<b class='flag-5'>平臺</b>的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理圖

    電子發燒友網站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費下載
    發表于 05-30 15:29 ?26次下載

    gtx是光纖嗎

    ”,主要面向高端游戲玩家和追求高性能的用戶。GTX顯卡支持最新的圖形處理技術,如DirectX 12、HDR等,能夠為玩家帶來流暢的游戲體驗和高品質的圖像效果。 GTX在高速收發器領域的定義: 在FPGA(現場可編程門陣列)等高
    的頭像 發表于 05-08 10:37 ?1793次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在XilinxFPGA上使用萬兆以太網通信,大致有種方法構建協議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過HDL實現構建MAC和IP層,這種方式難度會比較大
    的頭像 發表于 04-18 15:16 ?1987次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA IP

    面向AI與機器學習應用的開發平臺 AMD/Xilinx Versal? AI Edge VEK280

    AMD/Xilinx Versal? AI Edge VEK280評估套件是一款面向AI與機器學習應用的開發平臺,專為邊緣計算場景優化設計。以下從核心配置、技術特性、應用場景及開發支持等方面進行詳細
    的頭像 發表于 04-11 18:33 ?2452次閱讀
    面向AI與機器學習應用的開發<b class='flag-5'>平臺</b> AMD/<b class='flag-5'>Xilinx</b> Versal? AI Edge VEK280