模擬基礎(chǔ)知識(shí) ：處理 SAR ADC 輸入驅(qū)動(dòng)難題

編者注：

模數(shù)轉(zhuǎn)換器 （ADC） 將模擬世界與數(shù)字世界連接，因此是連接現(xiàn)實(shí)世界中任何電子系統(tǒng)的基本組件。它們也是決定系統(tǒng)性能的關(guān)鍵因素。本系列文章探討ADC的基礎(chǔ)知識(shí)及其類型、應(yīng)用。本文將探討SAR ADC的輸入驅(qū)動(dòng)難題。

許多數(shù)據(jù)采集、工業(yè)控制和儀表應(yīng)用都需要超高速模數(shù)轉(zhuǎn)換器 （ADC），而逐次逼近寄存器（SAR） 轉(zhuǎn)換器則能完全滿足這一要求。然而，我們必須確保SAR轉(zhuǎn)換器周?chē)耐獠侩娐芬材軇偃芜@一任務(wù)，才能確保成功的轉(zhuǎn)換結(jié)果。對(duì)于SAR轉(zhuǎn)換器來(lái)說(shuō)，需要特別注意的關(guān)鍵端子是其模擬信號(hào)輸入端——如果不加以重視，這些輸入引腳會(huì)產(chǎn)生穩(wěn)定性問(wèn)題和電容電荷“反沖”，從而導(dǎo)致轉(zhuǎn)換不準(zhǔn)確并延長(zhǎng)信號(hào)采集時(shí)間。

在SAR轉(zhuǎn)換器應(yīng)用中，精確控制輸入信號(hào)的解決方案在于運(yùn)算放大器（運(yùn)放）的驅(qū)動(dòng)。如搭配適當(dāng)?shù)妮敵?a target="_blank">電阻和電容值，這些器件就是高分辨率、16位和20位SAR轉(zhuǎn)換器系統(tǒng)的高精度穩(wěn)健解決方案的基礎(chǔ)。

本文將簡(jiǎn)要討論實(shí)現(xiàn)穩(wěn)定準(zhǔn)確的SAR ADC轉(zhuǎn)換的相關(guān)問(wèn)題。然后，介紹一款合適的運(yùn)放來(lái)驅(qū)動(dòng)SAR ADC，并說(shuō)明如何實(shí)現(xiàn)必要的輸入驅(qū)動(dòng)電路。我們將以Analog Devices的解決方案為例進(jìn)行說(shuō)明。

SAR ADC輸入電路

SAR ADC驅(qū)動(dòng)電路具有將ADC與其信號(hào)源隔離的運(yùn)算放大器（A1和A2）（圖1）。在該電路中，Rext通過(guò)“隔離”放大器的輸出級(jí)與ADC容性負(fù)載（CIN+和CIN-）和Cext隔離來(lái)保持穩(wěn)定。Cext和CREF為ADC提供了一個(gè)近乎完美的輸入源，可以吸收來(lái)自IN+、IN-和REF輸入端子的開(kāi)關(guān)電荷注入。輸入端子（IN+， IN-） 在轉(zhuǎn)換器的采集期間跟蹤輸入信號(hào) （VSIG+， VSIG-）的電壓，為ADC輸入采樣電容CIN+和CIN-充電。

圖1：在該電路中，Rext將Cext與運(yùn)放輸出級(jí)“隔離”。Cext和CREF在采樣期間為差分SAR ADC提供電荷儲(chǔ)備。（圖片來(lái)源：Digi-Key Electronics）

以Analog Device的AD7915（16位）和AD4021（20位）SAR ADC為例觀察ADC內(nèi)部，可以看到該器件使用了電荷再分配數(shù)模轉(zhuǎn)換器 （DAC）。容性DAC有兩個(gè)相同的二元加權(quán)電容陣列。這兩個(gè)電容陣列連接非反相和反相比較器輸入端（圖2）。

圖2：基于AD7915和AD4021的SAR ADC簡(jiǎn)化原理圖，其中N表示轉(zhuǎn)換器位數(shù)。（圖片來(lái)源：Digi-Key Electronics，在Analog Devices原始資料基礎(chǔ)上進(jìn)行了修改）

在采集階段，輸入端（IN+和IN-）切換到電容陣列。此外，SW+和SW-閉合，將最小有效位 （LSB） 電容與地（GND） 相連。在這種狀態(tài)下，電容陣列成為采樣電容，采集IN+和IN-模擬信號(hào)。采集階段結(jié)束后，控制邏輯（右側(cè)）的CNV輸入變?yōu)楦唠娖剑瑔?dòng)轉(zhuǎn)換階段。

轉(zhuǎn)換階段開(kāi)始時(shí)，先斷開(kāi)SW+和SW-，將兩個(gè)電容陣列切換到GND。在這種配置下，捕獲的IN+和IN-差分電壓會(huì)導(dǎo)致比較器變得不平衡。電荷再分配DAC在GND和RE 之間有條不紊地將電容器陣列的每個(gè)元件從最重要的位（MSB） 切換到 LSB。比較器輸入按二元加權(quán)電壓步長(zhǎng)來(lái)變化（VREF/2N-1， VREF/2N-2.。.VREF/4， VREF/2）。控制邏輯將開(kāi)關(guān)從MSB切換為L(zhǎng)SB，使得比較器回到平衡狀態(tài)。這個(gè)過(guò)程結(jié)束后，ADC返回采集階段，控制邏輯產(chǎn)生ADC輸出代碼。

輸入電荷注入、電路穩(wěn)定性和驅(qū)動(dòng)AD7915 ADC

轉(zhuǎn)換過(guò)程的關(guān)鍵是獲取準(zhǔn)確的輸入信號(hào)電壓。當(dāng)驅(qū)動(dòng)放大器準(zhǔn)確地向輸入電容器CIN+和CIN-進(jìn)行充電時(shí)，ADC數(shù)據(jù)轉(zhuǎn)換過(guò)程就會(huì)順利進(jìn)行，同時(shí)保持穩(wěn)定，直至ADC采集時(shí)間結(jié)束。對(duì)設(shè)計(jì)者來(lái)說(shuō)，問(wèn)題在于ADC的輸入端引入了一個(gè)電容 （CIN+，CIN-） 以及需要驅(qū)動(dòng)放大器進(jìn)行管理的開(kāi)關(guān)噪聲或“反沖”電荷注入。

放大電路Bode plot可以快速估算電路穩(wěn)定性。Bode plot工具可以近似地描述放大器的開(kāi)環(huán)和系統(tǒng)閉環(huán)增益?zhèn)鬟f函數(shù)的大小（圖3）。

y軸量化了放大器電路的開(kāi)環(huán)增益 （AOL） 和閉環(huán)增益（ACL），其中放大器的AOL曲線從130分貝 （dB） 開(kāi)始，閉環(huán)增益ACL等于0dB。沿X軸的單位以對(duì)數(shù)形式量化了從100赫茲（Hz） 到1千兆赫茲 （GHz） 的開(kāi)環(huán)和閉環(huán)增益頻率。

在圖3中，放大器在大約220Hz （fO） 時(shí)的直流開(kāi)環(huán)增益以-20dB/十倍頻程的速度從130dB下降。隨著頻率的增加，這種衰減在持續(xù)并在大約180兆赫茲 （MHz） 時(shí)跨過(guò)0dB。由于這條曲線表示單極系統(tǒng)，所以分頻器頻率fU等于單位增益穩(wěn)定放大器的增益帶寬乘積 （GBWP）。該圖代表一個(gè)穩(wěn)定的系統(tǒng)，因?yàn)锳OL和ACL的截止率是20dB/十倍頻程。

加入Rext和Cext以及SAR ADC后，通過(guò)創(chuàng)建系統(tǒng)零點(diǎn)和極點(diǎn)來(lái)修改放大器電路（圖4）。該系統(tǒng)包括一個(gè)16位、每秒1兆次 （MSPS） 的AD7915差分PulSAR ADC和一個(gè)180MHz、軌至軌輸入/輸出ADA4807-1放大器，該器件由Analog Devices提供。由于存在30皮法（pF）（典型值）的ADC輸入電容負(fù)載，放大器和ADC的組合需要Rext。該電路還需要Cext作為充電筒，在ADC輸入端提供足夠的電荷，以準(zhǔn)確匹配輸入電壓。

如圖4所示，由于電路在初始采集時(shí)ADC的電容負(fù)載和ADC的開(kāi)關(guān)電荷注入，有可能發(fā)生振蕩。Rext/Cext放大器輸出元件所產(chǎn)生的額外極點(diǎn)和零點(diǎn)保證了系統(tǒng)穩(wěn)定，所以開(kāi)環(huán)和閉環(huán)增益曲線交點(diǎn)大于20dB/十倍頻程，使相位裕度小于45°。這種配置與fP2和fZ2一起構(gòu)成一個(gè)不穩(wěn)定電路。 為避免不穩(wěn)定，在評(píng)估電路中帶有Rext和Cext的放大器開(kāi)環(huán)增益曲線時(shí)，設(shè)計(jì)人員需要考慮放大器的開(kāi)環(huán)輸出電阻RO的影響。阻值為50歐姆 （W） 的RO與Rext、Cext的組合通過(guò)引入一個(gè)極點(diǎn)（fP，公式1）和一個(gè)零點(diǎn)（fZ，公式2）來(lái)修正開(kāi)環(huán)響應(yīng)曲線。RO、Rext和Cext的值決定了fP的轉(zhuǎn)折頻率。Rext和Cext的值決定了零轉(zhuǎn)折頻率fZ。

等式1

等式2

fP和fZ的計(jì)算結(jié)果是：

fP1 = 842kHz

fZ1 = 2.95MHz

其中：RO = 50WRext = 20WCext = 2.7納法拉 （nF）

fP2 = 22.7MHz

fZ2 = 79.5MHz

其中：RO = 50WRext = 20WCext = 0.1nF

上述fP1和fZ1的值使AD7915和ADA4807-1成為一個(gè)穩(wěn)定的系統(tǒng)。

驅(qū)動(dòng)Easy Drive AD4021 SAR ADC

AD7915的替代產(chǎn)品是AD4021 20位1MSPS Easy Drive SAR轉(zhuǎn)換器。AD4021器件系列將輸入反沖和輸入電流顯著降低至0.5微安 （μA）/MSPS。Easy Drive器件的特點(diǎn)是能降低功耗和信號(hào)鏈復(fù)雜性。 AD4021的模擬輸入端采用了能夠降低典型開(kāi)關(guān)式電容SAR輸入非線性電荷反沖的電路。因?yàn)闇p少了反沖并延長(zhǎng)了采集階段，因此可以使用較低帶寬、較低功率的驅(qū)動(dòng)放大器（圖5）。

圖5：AD4021的輸入電路和采集時(shí)序降低了反沖開(kāi)關(guān)電流，放寬了驅(qū)動(dòng)放大器的嚴(yán)格要求。（圖片來(lái)源：Analog Devices）

減少反沖并延長(zhǎng)采集時(shí)間，也使得輸入電阻電容 （RC） 濾波器中的Rext電阻值增大，Cext電容相應(yīng)減小。這種較小的Cext放大器負(fù)載組合提高了穩(wěn)定性，降低了功耗。 使用單路5伏電源的AD4021的推薦連接圖似乎具有類似電路圖。但對(duì)放大器的要求降低了，Rext/Cext（R和C）的值更小（圖6）。

圖6：AD4021和ADA4807-1的典型應(yīng)用圖，由單路5伏電源供電，與以上論的AD7915驅(qū)動(dòng)相比，對(duì)放大器的要求更低，Rext值更大。（圖片來(lái)源：Analog Devices）

圖6中，基于SAR的AD4021也采用了電荷再分配采樣DAC。ADC有一個(gè)板載轉(zhuǎn)換時(shí)鐘和串行時(shí)鐘。因此，轉(zhuǎn)換過(guò)程不需要同步時(shí)鐘（SCK） 輸入。這種時(shí)鐘配置可以延長(zhǎng)采集時(shí)間，通過(guò)為輸入信號(hào)提供更長(zhǎng)的時(shí)間使其建立至最終值，從而提高精度。 AD7915和AD4021的驅(qū)動(dòng)放大器主要考慮的是噪聲，因?yàn)榉糯笃?Rext/Cext組合必須從滿量程階躍到16位水平 （0.0015%， 15ppm） 的AD7915，以及20位水平（0.00001%， 1ppm） 的AD4021。

為了保持AD7915和AD4021的信噪比（ SNR） 性能，驅(qū)動(dòng)放大器的噪聲必須小于ADC噪聲的三分之一。AD4021的噪聲為60微伏有效值 （mVrms），這就要求放大器/Rext/Cext組合的噪聲小于20mVrms。AD4021的噪聲為31.5mVrms，這就要求放大器/Rext/Cext組合的噪聲小于10.5mVrms。

Analog Devices的精密ADC驅(qū)動(dòng)器工具可幫助設(shè)計(jì)人員快速計(jì)算出正確的Rext和Cext值。通過(guò)選定的驅(qū)動(dòng)器和ADC，該工具可以模擬電路的建立時(shí)間、噪聲和失真行為。

結(jié)語(yǔ)

SAR ADC將繼續(xù)在超高速數(shù)據(jù)采集、工業(yè)控制和儀器儀表應(yīng)用中占據(jù)主導(dǎo)地位。然而，我們需要考慮這類器件的外部輸入電路——驅(qū)動(dòng)放大器和輸入濾波器，以適應(yīng)潛在的開(kāi)關(guān)電荷注入和放大器穩(wěn)定性問(wèn)題。

大多數(shù)SAR轉(zhuǎn)換器（如AD7916和AD4021）精確控制輸入信號(hào)的解決方案都依賴運(yùn)放驅(qū)動(dòng)器，如本示例中的ADA4807-1。如圖所示，這類器件在適當(dāng)?shù)妮敵鲭娮韬碗娙葜档闹С窒滦纬梢粋€(gè)堅(jiān)實(shí)的基礎(chǔ)，然后在此基礎(chǔ)上建立一個(gè)高精度、穩(wěn)健、高分辨率、16位或20位SAR轉(zhuǎn)換器系統(tǒng)。

責(zé)任編輯：haq