ADS8681W、ADS8685W和ADS8689W是基于逐次逼近（SAR）模數轉換器（ADC）拓撲的集成數據采集系統系列。這些器件具有高速、高精度 SAR ADC、集成差分模擬前端 （AFE） 輸入驅動電路。ADS868xW包括一個高達±20V的過壓保護電路和一個具有極低溫度漂移的片內4.096V基準電壓源。
*附件：ads8681w.pdf

這些器件采用單 5V 模擬電源供電，但支持真正的雙極性輸入范圍和單極性輸入范圍。雙極性輸入范圍為±12.288V、±6.144V、±10.24V、±5.12V和±2.56V，單極性輸入范圍為0V至12.288V、10.24V、6.144V和5.12V。無論所選輸入范圍如何，這些器件都提供高電阻輸入阻抗 （≥ 1MΩ）。

多SPI數字接口向后兼容傳統SPI協議。此外，可配置的功能簡化了與各種主機控制器的接口。

特性

• 16 位 ADC，集成模擬前端
• 高速：
  • ADS8681W：1MSPS
  • ADS8685W：500kSPS
  • ADS8689W：100kSPS
• 軟件可編程輸入范圍：
  • 雙極性差分范圍：±12.288V、±10.24V、±6.144V、±5.12V 和 ±2.56V
  • 單極性差分范圍：0V–12.288V、0V–10.24V、0V–6.144V和0V–5.12V
• 模擬電源 （5V）：1.65V 至 5V I/O 電源
• 恒定電阻輸入阻抗≥ 1MΩ
• 輸入帶寬：450kHz
• 輸入過壓保護：高達 ±20V
• 片內4.096V基準電壓源，具有低漂移
• 卓越的性能：
  • DNL：±0.6LSB;INL：±0.6LSB
  • 信噪比：80dB;總諧失真：–105dB
• 具有高、低閾值的 ALARM 功能
• 帶菊花鏈的多SPI?接口
• 溫度范圍：–40°C 至 +125°C

參數

方框圖

ADS868xW 系列（含 ADS8681W/ADS8685W/ADS8689W）是德州儀器（TI）推出的高集成度數據采集系統，基于 16 位逐次逼近型（SAR）ADC 架構，集成模擬前端（AFE）、可編程增益放大器（PGA）、高精度參考源及多協議數字接口，支持寬范圍雙極性 / 單極性輸入，適用于工業模擬輸入模塊、半導體測試、伺服驅動控制等場景，具備高速度、高精度與高可靠性特性。

一、核心特性與器件差異

1. 共性核心特性

• 高精度 ADC 性能 ：
  • 16 位分辨率，無失碼（NMC），微分非線性（DNL）最大 ±0.6LSB，積分非線性（INL）最大 ±0.6LSB（單極性）/±2LSB（雙極性）；
  • 低直流誤差：偏移誤差最大 ±2mV（25℃），偏移漂移最大 ±3ppm/℃；增益誤差最大 ±0.025% FSR，增益漂移最大 ±5ppm/℃；
  • 優異 AC 性能：1kHz 輸入時，信噪比（SNR）典型 80.4dB、總諧波失真（THD）典型 - 105dB、無雜散動態范圍（SFDR）典型 109dB，輸入帶寬 450kHz（-3dB）。
• 靈活輸入范圍 ：
  • 雙極性差分范圍：±12.288V、±10.24V、±6.144V、±5.12V、±2.56V；
  • 單極性差分范圍：0V12.288V、0V10.24V、0V6.144V、0V5.12V；
  • 輸入阻抗≥1MΩ（與采樣率無關），支持 ±20V 過壓保護（AVDD 供電時），無需外部驅動電路即可直接連接傳感器。
• 高集成模擬前端 ：
  • 集成 PGA（增益隨輸入范圍自動匹配）、二階低通抗混疊濾波器（-3dB cutoff 典型 500kHz）、ADC 驅動放大器，簡化信號鏈設計；
  • 內置 4.096V 高精度參考源，溫度漂移典型 1ppm/℃，支持外部參考輸入（4.046V~4.146V）。
• 多協議數字接口 ：
  • 支持 multiSPI?接口，兼容傳統 SPI（CPOL/CPHA 四模式）、雙 SDO（SDO-0/SDO-1）輸出（數據速率翻倍）、源同步（SRC）協議；
  • 支持菊花鏈（daisy-chain）拓撲，可多器件同步采集；
  • 數字 I/O 供電 1.65V~3.6V，適配不同 MCU/FPGA 電平。
• 可靠性與低功耗 ：
  • 工作溫度 - 40℃~+125℃，ESD 防護：模擬輸入 ±4000V（HBM）、其他引腳 ±2000V（HBM）、全引腳 ±500V（CDM）；
  • 低功耗模式：NAP 模式（模擬部分低功耗）、PD 模式（深度掉電，電流典型 10μA），適配低功耗場景。

2. 器件差異（ADS8681W vs ADS8685W vs ADS8689W）

二、封裝與引腳功能

1. 封裝規格

全系采用 4mm×4mm 16 引腳 WQFN（RUM 封裝），引腳間距 0.65mm，最大高度 0.8mm，底部裸露熱焊盤（需與 PCB 熱焊盤焊接以優化散熱），熱阻參數：

• 結到環境（RθJA）31.9℃/W，結到板（RθJB）7.4℃/W，結到殼頂（RθJC (top)）27.9℃/W，適配高密度 PCB 布局。

2. 關鍵引腳分類與功能

三、電氣規格與工作條件

1. 電源要求

2. 關鍵電氣參數（典型值，TA=25℃，AVDD=5V，DVDD=3.3V）

四、核心功能與工作模式

1. 模擬前端與 ADC 工作流程

• 信號路徑 ：輸入信號→過壓保護電路→PGA（增益匹配輸入范圍）→二階低通濾波器→ADC 驅動→16 位 SAR ADC→數字接口輸出；
• 轉換時序 ：
  1. 采集階段（ACQ） ：CONVST/CS 為低，ADC 采樣模擬輸入，RVS 引腳指示采集狀態；
  2. 轉換階段（CONV） ：CONVST/CS 上升沿觸發轉換，內部時鐘控制 SAR 邏輯，轉換完成后 RVS 狀態更新；
  3. 數據讀取 ：轉換完成后，通過 SPI/multiSPI 接口讀取 16 位結果，支持單 / 雙 SDO 輸出（雙 SDO 時數據速率翻倍）。

2. 參考源與告警功能

• 參考源配置 ：
  • 內部參考：默認使能（INTREF_DIS=0），REFIO 輸出 4.096V，需并聯 4.7μF 電容；
  • 外部參考：INTREF_DIS=1，REFIO 輸入 4.046V~4.146V，內部緩沖驅動 ADC 參考端（REFCAP）。
• 告警功能 ：
  • 輸入告警 ：用戶可編程高 / 低閾值（ALARM_H_TH/ALARM_L_TH 寄存器）與滯回（INP_ALRM_HYST），輸入超限時 ALARM 引腳置高；
  • AVDD 告警 ：固定閾值（低 4.7V、高 5.3V），供電異常時觸發告警；
  • 告警標志存儲于 ALARM_REG 寄存器，含 “活躍標志”（實時狀態）與 “觸發標志”（需讀寄存器清除），支持將告警信息附加至數據輸出。

3. 數字接口與多器件同步

• 接口協議 ：
  • 傳統 SPI ：支持 CPOL/CPHA 四模式（SPI-00~11），SCLK 最高 66.67MHz；
  • 雙 SDO 模式 ：SDO-0 與 SDO-1 同時輸出，數據速率翻倍，需配置 SDO1_CONFIG=11b；
  • 源同步（SRC）協議 ：RVS 引腳提供同步時鐘，支持內部 / 外部時鐘源，降低時序延遲；
• 菊花鏈拓撲 ：多器件共享 CONVST/CS 與 SCLK，SDO-0 級聯至下一級 SDI，實現多通道同步采集，需確保每器件配置相同，數據按 “最后一級→第一級” 順序輸出。

4. 低功耗模式

• NAP 模式 ：CONVST/CS 保持高電平時，模擬部分進入低功耗，喚醒時間典型 20μs（需配置 NAP_EN=1）；
• PD 模式 ：深度掉電，模擬部分全關斷，僅保留數字接口與寄存器配置，喚醒時間典型 20ms（需配置 PWRDN=1）；
• 靜態電流（非轉換）：ADS8681W 典型 4.7mA（內部參考）、ADS8689W 典型 2.3mA（外部參考），適配低功耗場景。

五、寄存器配置

1. 核心寄存器功能

• DEVICE_ID_REG（00h） ：器件 ID 與地址寄存器，配置 DEVICE_ADDR [3:0]（菊花鏈中區分器件，0001b 默認）；
• RST_PWRCTL_REG（04h） ：復位與功耗控制，含 WKEY（寫保護，需先寫 69h 解鎖）、NAP_EN（NAP 模式使能）、PWRDN（PD 模式使能）；
• RANGE_SEL_REG（14h） ：輸入范圍選擇，通過 RANGE_SEL [3:0] 配置雙極性 / 單極性范圍，INTREF_DIS 控制內部參考使能；
• ALARM_H_TH/ALARM_L_TH_REG（24h/28h） ：告警高 / 低閾值寄存器，16 位閾值 + 8 位滯回配置；
• DATAOUT_CTL_REG（10h） ：數據輸出控制，配置是否附加器件地址、輸入范圍、告警標志、奇偶校驗等信息至輸出數據。

六、應用與設計建議

1. 典型應用場景

• 工業模擬輸入模塊 ：適配 PLC/DCS 系統，采集 ±10V、4mA~20mA 等工業標準信號，支持 8 通道擴展（搭配 MUX36D08 多路復用器）；
• 伺服驅動控制 ：高精度采集電機電流、電壓信號，1MSPS 采樣率滿足高速控制需求；
• 半導體測試 ：高線性度與低失真特性，適配芯片測試中的微弱信號采集。

2. 設計建議

• 電源與去耦 ：
  • AVDD 與 AGND 之間并聯 1μF（X7R 陶瓷，0603）+10μF（鉭電容），靠近引腳放置；
  • DVDD 與 DGND 之間并聯 1μF 陶瓷電容，參考源 REFIO 并聯 4.7μF、REFCAP 并聯 1μF+10μF 電容；
• PCB 布局 ：
  • 劃分模擬區（AIN_P/AIN_M、REFIO/REFCAP）與數字區（SCLK、SDO/SDI），模擬地與數字地單點連接；
  • AIN_P/AIN_M 布線對稱，避免與數字信號線交叉，輸入阻抗匹配（外部源阻抗需一致，避免偏移誤差）；
• 輸入保護 ：雖內置 ±20V 過壓保護，仍建議在前端串聯 10Ω 限流電阻，防止浪涌電流損壞器件。

七、訂購與環境信息

1. 訂購型號參數

2. 可靠性與防護

• ESD 防護 ：模擬輸入引腳 ±4000V（HBM）、其他引腳 ±2000V（HBM）、全引腳 ±500V（CDM），符合 JEDEC JESD22 標準；
• 質量保證 ：量產型號通過工業級可靠性測試，支持 - 40℃~+125℃寬溫工作，適合惡劣工業環境。