在7月27日凌晨舉辦的Intel Accelerated活動(dòng)中，英特爾放出了幾個(gè)重磅消息，未來制程節(jié)點(diǎn)的全面改名，后續(xù)先進(jìn)制程的技術(shù)推進(jìn)和時(shí)間節(jié)點(diǎn)，以及全新的封裝技術(shù)和代工客戶。

新的命名：10nm變Intel 7

過去的報(bào)道中，我們已經(jīng)多次提到了英特爾在10nm和7nm制程上，英特爾在晶體管密度上其實(shí)是領(lǐng)先同節(jié)點(diǎn)名的臺(tái)積電和三星的。英特爾也深知這一點(diǎn)，過去的節(jié)點(diǎn)命名方式讓他們?cè)跔I銷上吃了大虧，7nm開發(fā)進(jìn)度被延后也就加劇了這一問題，于是英特爾決定改變這一現(xiàn)狀。

英特爾今年年末會(huì)在Alder Lake 12代酷睿CPU上用到10nm Enhanced SuperFin（10ESF），而如今他們已經(jīng)將10ESF制程改名為Intel 7制程，而過去提及的7nm將改名為Intel 4制程，很明顯英特爾想以這樣的方式來對(duì)標(biāo)臺(tái)積電和三星同命名節(jié)點(diǎn)的晶體管密度。

與10nm SuperFin制程相比，Intel 7制程可以做到10至15%的性能/功耗增益，并引入了對(duì)FinFET晶體管的進(jìn)一步優(yōu)化。英特爾稱其10nm目前已經(jīng)進(jìn)入了全面量產(chǎn)狀態(tài)，超過了14nm的產(chǎn)量。而Intel 7現(xiàn)在也已進(jìn)入量產(chǎn)狀態(tài)，為今明兩年的產(chǎn)品做好準(zhǔn)備，比如客戶機(jī)CPU Alder Lake和數(shù)據(jù)中心CPU Sapphire Rapids。

Intel 4則提供了20%的性能/功耗提升，在這個(gè)節(jié)點(diǎn)上，英特爾將全面利用EUV光刻機(jī)。使用這一節(jié)點(diǎn)的Meteor Lake CPU也已在今年第二季度完成了Tape In，據(jù)了解，該制程也會(huì)用于未來Granite Rapids數(shù)據(jù)中心CPU的生產(chǎn)。通過對(duì)IMS的收購，英特爾也會(huì)將其多束電子束Mask Writer應(yīng)用于EUV光刻機(jī)中。根據(jù)英特爾公布的合作伙伴，Applied Materials、Lam Research和Tel Tokyo Electron這些頂級(jí)半導(dǎo)體設(shè)備供應(yīng)商也會(huì)提供對(duì)應(yīng)的方案。

后續(xù)制程：Intel 3和20A

此次發(fā)布會(huì)上，英特爾也宣布了后續(xù)的兩大制程Intel 3和20A。其中Intel 3將在功率和面積上進(jìn)行進(jìn)一步改進(jìn)，為客戶提供18%的性能/功耗提升。Intel 3將擁有更密集的HP庫，以及更高內(nèi)在驅(qū)動(dòng)電流，并減少了通孔電阻。Intel 3還會(huì)繼續(xù)加大EUV光刻機(jī)的使用，英特爾預(yù)計(jì)在2023年下半年開始投入該制程節(jié)點(diǎn)的生產(chǎn)。

PowerVia技術(shù)與試產(chǎn)晶圓 / Intel

20A則是英特爾用來追趕臺(tái)積電和三星的最后一個(gè)沖刺區(qū)。英特爾稱它象征著半導(dǎo)體從納米時(shí)代進(jìn)入埃米時(shí)代。英特爾給該節(jié)點(diǎn)定下的時(shí)間點(diǎn)為2024年上半年，不過具體的量產(chǎn)時(shí)間還不好說。英特爾會(huì)在該節(jié)點(diǎn)中應(yīng)用全新的RibbonFET晶體管架構(gòu)和PowerVia互聯(lián)技術(shù)。

三星將在3nm上推出GAA（全環(huán)繞柵極）技術(shù)，而、臺(tái)積電則計(jì)劃在2nm上才使用GAA技術(shù)，而RibbonFET正是英特爾自己的GAA解決方案。全新的GAA晶體管架構(gòu)運(yùn)用了納米帶技術(shù)，進(jìn)一步提升了電氣性能，加快晶體管開關(guān)速度，減少占用空間。

除此之外，在這20A這一節(jié)點(diǎn)上，英特爾的代工業(yè)務(wù)也將迎來一個(gè)新的客戶——高通。

接下高通和亞馬遜大單，制程封裝兩開花

高通在芯片代工上已經(jīng)嘗試了臺(tái)積電和三星這樣的合作伙伴，如今又將多出一個(gè)英特爾。不過高通預(yù)定的并不是近兩年的Intel 4和Intel 3制程，而是最先進(jìn)的Intel 20A，這意味著我們可能需要在2024年才能看到英特爾代工的高通手機(jī)芯片。這樣的選擇其實(shí)也很合理，畢竟今年是英特爾開展代工的第一年，不少人都還在觀望英特爾的代工表現(xiàn)。而且高通一向會(huì)選擇最先進(jìn)的制程工藝，只有當(dāng)Intel 20A可以與臺(tái)積電與三星比肩時(shí)，才會(huì)列入可選項(xiàng)。

另一大宣布合作的客戶則是亞馬遜，不過這次合作可不是為其AWS提供CPU的，而是承接其芯片封裝。亞馬遜造芯早就不是什么秘密了，2015年亞馬遜就收購了一家以色列芯片制造公司Annapurna。為了給自己的AWS提供更具競爭力的基礎(chǔ)架構(gòu)，自研芯片是必不可少的一環(huán)。亞馬遜此次合作，就是為了數(shù)據(jù)中心芯片的半導(dǎo)體封裝。那么英特爾的封裝究竟有何優(yōu)勢(shì)，值得亞馬遜的垂青呢？

封裝全面進(jìn)化：下一代EMIB和Foveros

EMIB和Foveros作為英特爾的封裝王牌技術(shù)，在IDM 2.0的運(yùn)營模式下，也會(huì)對(duì)客戶開放。Intel Accelerated上，英特爾揭開了下一代EMIB和Foveros技術(shù)的真面目。

EMIB為英特爾2.5D嵌入式多芯片互聯(lián)橋接方案，在EMIB的幫助下，芯片可以做到與尋常封裝相比2倍的帶寬密度和4倍的功率效率。更重要的是，其凸點(diǎn)間距可以做到55微米。而英特爾的下一代EMIB進(jìn)一步減小了凸點(diǎn)間距，將其逐漸降至40微米。

除了EMIB之外，F(xiàn)overos 3D堆疊技術(shù)同樣可以進(jìn)一步減小凸點(diǎn)間距。結(jié)合了兩種技術(shù)后，凸點(diǎn)間距可以降低至36微米。英特爾正式公布了下一代Foveros技術(shù)Foveros Omni和Foveros Direct。

Foveros Omni引入了裸片分解互聯(lián)和模組化的設(shè)計(jì)，為芯片設(shè)計(jì)提供更高的靈活性。該技術(shù)將硅通孔（TSV）的性能懲罰最小化，并優(yōu)化了功耗和IO，為互聯(lián)提供更高的帶寬。運(yùn)用Foveros Omni技術(shù)后，凸點(diǎn)間距可以降低至25微米。Foveros Direct更是實(shí)現(xiàn)了銅到銅的直接鍵合，為互聯(lián)提供更低的阻值，凸點(diǎn)間距降低至10微米以下。

展望2025年之后

對(duì)于2025年之后的計(jì)劃，英特爾只用了三句話來描述：堆疊式GAA，下一代背部供電系統(tǒng)和先進(jìn)光學(xué)封裝。在這些技術(shù)上，英特爾會(huì)和法國CEA-Leti實(shí)驗(yàn)室、比利時(shí)微電子研究中心IMEC和IBM緊密合作。英特爾也會(huì)在今年10月27日和28日舉辦的Intel Innovation活動(dòng)中進(jìn)一步詳解其技術(shù)創(chuàng)新。